谷口 和孝

CMOSを用いたDフリップフロップと2進カウンタの構成 

八千代高専紀要 (25) 45-46 2003年  

同期式トリガパルス生成回路 

八千代高専紀要 (22) 105 2000年  

CMOSを用いたフリップフロップの構成 

八千代高専紀要 (23) 139-141 2000年  

同期式CMOSカウンタの構成 

八千代高専紀要 (22) 107 2000年  

Phase Comparator with Precharge Logic 

八千代高専紀要 (20) 129-130 1998年  

Phase Comparator with Precharge Logic 

(20) 129-130 1998年  

電流ミラーによるMOS FETのパラメータミスマッチの補償法 

第8回回路とシステム軽井沢ワークショップ論文集 151-156 1995年  

Bi-CMOS構成による電流モード多値論理回路 

電子情報通信学会論文誌 J75-C-2(10) 521-529 1992年  

Four-Valued Dynamic Encoder and Decoder Circuits for CMOS Multivalued Logic Systems 

IEICE Transactions on Electronics E75-C(10) 1275-1280 1992年  

Bi-CMOS Current Mode Circuits with IV Supply Voltage and Their Application to ADC 

Proc. IEEE Int. Symp. on Circuits and Systems 1992年  

Bi-CMOS Current Mode Multiple Valued Logic Circuits with 1.5V Supply Voltage 

Proc. 22nd Int. Symp. on Multiple-Valued Logic 1992年  

Current-Mode Multiple Valued Logic Circuit by Merged Bi-CMOS Transistors 

Proc. 33rd Midwest Symp. on Circuits and Systems 1990年  

Four-Valued Encoder and Decoder Circuits using Dynamic CMOS for Multi-valued Logic Computer Systems 

Proc. 3rd Int. Fuzzy System Association 1989年  

多レベルイオン注入技術を用いたCMOS4値しきい値論理回路の設計 

電子情報通信学会論文誌 J71-C(6) 1988年  

Design of CMOS Quaternary Threshold Logic Circuits Using Multiple Ion Implants 

The Transactions of The Institute of Electronics, Information and Communication Engineers J71-C(6) 1988年  

Design Method of CMOS Quaternary Threshold Logic circuits Realized by Multiple Ion Implants 

Proc. 17th Int. Symp. on Multiple-Valued Logic 1987年  

Synthesis Method of I²L Multivalued Logic Circuits Using List Processing 

IEEE Int. Conf. Computer- Aided Design, Digest of Technical Papers 1985年  

Realization and Analysis of a Mask-Programmable I²L Multivalued Logic Circuit 

Proc. 13th Int. Symp. on Multiple-Valued Logic 1983年