遠藤 哲郎

J-GLOBALへ         更新日: 17/09/05 03:13
 
アバター
研究者氏名
遠藤 哲郎
 
エンドウ テツオ
URL
http://db.tohoku.ac.jp/whois/detail/7bfd1a761b9b29b63a19132e6e26c725.html
所属
東北大学
部署
大学院工学研究科 電気エネルギーシステム専攻 エネルギーデバイス工学講座 グリーンパワーエレクトロニクス分野
職名
教授,国際集積エレクトロニクス研究開発センター センター長 CSISー 副センター長
学位
博士(工学)(東北大学)

研究キーワード

 
 

研究分野

 
 

経歴

 
2012年
   
 
- 東北大学 国際共同大学院 教授
 
2012年
   
 
- 東北大学 スピントロニクス学術連携研究教育センター 部門長、 教授
 
2012年
   
 
- 東北大学 国際集積エレクトロニクス研究開発センター センター長、 教授
 
2012年
   
 
- 東北大学 大学院 工学研究科 教授 教授
 
2010年
   
 
- 東北大学 省エネルギー・スピントロニクス集積化システムセンター 副センター長・教授 副センター長・教授
 

学歴

 
 
 - 
1987年
東京大学 理学部 物理学科表面物性
 

委員歴

 
2016年
   
 
- International Technology Roadmap for Device and System Emerging Research Materials/Emerging Research Devices&System 委員
 
2010年
   
 
- 仙台市 仙台市国際産学連携フェロー
 
2010年
   
 
- 独立行政法人新エネルギー・産業技術総合開発機構 省エネデバイス技術委員会委員(民生部門:副委員長)
 
2010年
   
 
- International Technology Roadmap for Semiconductors Emerging Research Materials/Emerging Research Devices (ITRS ERM/ERD) 委員
 
2010年
   
 
- 独立行政法人新エネルギー・産業技術総合開発機構 パワーエレクトロニクス技術委員会委員
 

受賞

 
2017年
平成 29 年度全国発明表彰「21 世紀発明奨励賞」
 
2016年
第14回産学官連携功労者表彰「内閣総理大臣賞」
 
2012年
2012 SSDM Paper Award
 
2012年
第6回応用物理学会フェロー
 
2011年
平成23年度日本表面科学会論文賞
 

Misc

 
Novel Ultrahigh-Density Flash Memory With a Stacked-Surrounding Gate Transistor (S-SGT) Structured Cell
Tetsuo Endoh, Kazushi Kinoshita, Takuji Tanigami, Yoshihisa Wada, Kota Sato, Kazuya Yamada, Takashi Yokoyama, Noboru Takeuchi, Kenichi Tanaka, Nobuyoshi Awaya, Keizou Sakiyama, and Fujio Masuoka
IEEE Transactions on Electron Devices   Vol.50(No.4) 945-951   2003年
An On-Chip 96.5% Current Efficiency CMOS Linear Regulator Using a Flexible Control Technique of Output Current
Tetsuo Endoh, Kazuhisa Sunaga, Hiroshi Sakuraba, and Fujio Masuoka
IEEE JOURNAL OF SOLID-STATE CIRCUITS   36(1) 34-39   2001年
Study of Self-Heating in Si Nano Structure for Floating Body-Surround Gate Transistor with High-k Dielectric Films
Tetsuo Endoh and Kousuke Tanaka
Japanese Journal of Applied Physics   Vol. 46(No. 5B) 3189-3192   2007年
第1回「省エネ、大容量化を可能にする半導体デバイスの開発」
遠藤 哲郎
科学技術振興機構(JST)「サイエンスポータル」コラムインタビュー記事 科学技術振興機構(JST)      2017年
産学共創のステージへ(1)幕上がる「OPERA」
遠藤 哲郎
日刊工業新聞1面 日刊工業新聞社      2017年

書籍等出版物

 
MEMS/NEMS工学大全
㈱テクノシステム   2008年   
【最新】携帯電話 技術全集
2008年   
フラッシュメモリ技術ハンドブック
1993年   

講演・口頭発表等

 
High Performance STT-MRAM and 3D NAND Memory with Vertical MOSFET Technology
Communications Microsystems Optoelectronics Sensors Emerging Technologies Research 2017 (CMOSETR2017)   2017年   
Innovative Integrated Systems for IoT/AI
Indiana University-Purdue University Indianapolis Nanotechnology Workshop   2017年   
Embedded Nonvolatile Memory with STT-MRAMs and its Application for Nonvolatile Brain-Inspired VLSIs
2017 International Symposium on VLSI Technology, Systems and Applications (VLSI-TSA)   2017年   
STT-MRAM and its Application for Nonvolatile Brain-Inspired VLSIs
SEMICON CHINA   2017年   
IoT/AIチップの革新的集積システム開発プラットフォーム
CRDSシンポジウム   2017年   

Works

 
高機能・超低消費電力コンピューチィングのためのデバイス・システム基盤技術の研究開発
2007年
高速データ書き込み性能を有する超大容量3次元構造不揮発性半導体メモリの開発
2007年
半導体集積デバイス向け二次元電子・スピン材料研究拠点
2016年 - 2021年
世界の知を呼び込むIT/輸送システム分野融合型エレクトロニクス技術の創出
2016年 - 2021年
無充電で長時間使用できる究極のエコIT機器の実現
2015年 - 2020年

競争的資金等の研究課題

 
パワーデバイスを含む省エネ半導体デバイスに関する研究, 5.省エネのためのパワーマネージメント回路システムに関する研究
共同研究
研究期間: 2012年   
ナノ構造による新機能材料とその応用に関する研究
共同研究
研究期間: 1995年   
3次元構造デバイスとその回路アーキテクチャーに関する研究
国際共同研究
研究期間: 1995年   
半導体集積回路におけるデバイス・システムの研究
共同研究
研究期間: 1995年   
知的パワーマネージメント技術