Profile Information

Affiliation
Professor (Research Professor), Graduate School of Engineering Department of Electrical Engineering Energy Device Engineering Green Power Electronics, Tohoku University
(Concurrent)Center for Innovative Integrated Electronic System Director & CSIS Deputy Director
Degree
博士(工学)(May, 1995, Tohoku University)

J-GLOBAL ID
200901005465826673
researchmap Member ID
1000183855

External link

Research Interests

  1

Committee Memberships

  56

Awards

  7

Papers

  735

Misc.

  26

Books and Other Publications

  3

Presentations

  132

Social Activities

  288

Media Coverage

  4

Other

  22
  • Oct, 2016 - Oct, 2016
    IT分野の基盤技術とAIとパワーデバイスなどの技術を融合させて輸送システム領域へと展開を図る産学共同研究プログラム。
  • Oct, 2016 - Oct, 2016
    東北大学をハブ機関として、日本からは東京大学と筑波大学、英国からはケンブリッジ大学、フランスからはパリ南大学が参画し、二次元電子ガス中のスピン現象などの研究を推進し、将来の二次元電子やスピントロニクスの新規材料の探査研究を行う。
  • Oct, 2015 - Oct, 2015
    全ての階層で、不揮発性をベースとする最先端のスピントロニクス物理を駆使して、IT機器の電力使用量を劇的に減らし、充電ストレスのないエコ社会を実現する。
  • Apr, 2014 - Apr, 2014
    CRESTで開発縦型トランジスターが持つ特徴を最大限生かし、ワーキングメモリーを中心にさまざまな集積回路への応用に向けた研究開発を行います。
  • Apr, 2014 - Apr, 2014
    GaNベースのパワーデバイスを用いて、双方向電力変換機器を開発する。
  • Feb, 2013 - Feb, 2013
    国際産学連携コンソーシアムの構築を行い、国際産学連携研究を推進する。
  • Apr, 2012 - Apr, 2012
    磁気トンネル接合素子とその量産技術の開発を産学連携にて行う。
  • Apr, 2010 - Apr, 2010
    縦型デバイスに関する研究、ならびに、その製造技術について研究する。
  • Mar, 2010 - Mar, 2010
    スピントロニクス技術とCMOS技術の融合により、超低消費電力の論理集積回路を開発すると共に、本技術分野の拠点形成を目指す。
  • Oct, 2008 - Oct, 2008
    研究代表者が提案してきた縦型ボディーチャネルMOSFETのデバイス・回路技術を研究開発すると共に、その集積プロセスの研究開発を行う。
  • Apr, 2008 - Apr, 2008
    縦型構造の電荷蓄積膜方式セルを積層した超高密度不揮発性半導体メモリの製造技術を開発する。
  • Aug, 2007 - Aug, 2007
    近年、情報通信データ量は飛躍的に増大しており、更なる超高速・大容量化が望まれる不揮発性半導体メモリに関する研究開発である。 現在使用されているNAND型フラッシュメモリーでは、更なる大容量データ書き込み時の速度対応が困難である。申請者らが開発した「多段縦型構造トランジスタ技術」と「B4ーHE(Back Bias assisted Band to Band tunneling induced Hot Electron)フラッシュメモリ技術」を融合し、低電力・高速書込み性能を有する三次元大容量半導体不揮発性メモリ技術を開発する。
  • Aug, 2007 - Aug, 2007
    本研究では、提案してきたCurrent Control-MOS Current Mode Logic(CC-MCML)回路という独自技術を用いて、MOSFETのデバイス特性揺らぎが顕在化してくるナノスケール世代(30nmテクノロジーノード以下)においても、ロジック回路を20GHz動作速度にて安定に動作させることができる革新的でRobustなロジック回路技術を、回路シミュレータにて開発する。このCC-MCML回路は、従来のCMOS回路・MCML回路と比較して、動作温度変動やデバイス特性揺らぎに起因する信号バラツキを1/10以下にまで抑制できる。
  • Aug, 2007 - Aug, 2007
    世界をリードするナノスピン材料創成・磁性体極微細加工技術の研究開発を基軸に,スピンデバイスを活用する革新的な高速・不揮発性メモリインロジックとテラビット級次世代垂直記録技術による超高速大容量ストレージシステムを開発し,次世代の高機能・超低消費電力コンピューティングデバイス・システムの基盤技術を確立する。
  • Apr, 2007 - Apr, 2007
    将来のナノスケール時代の半導体集積回路を実現するためには、現在の平面MOSFETに対して飛躍的に集積度が高められ且つその電気的特性が向上できる新しいスイッチング素子が待望されている。この認識に立ち、本共同研究では、ナノスケール世代の次世代高性能トランジスタとして、遠藤が1997年に提案した縦型トランジスタを本共同研究では取り上げ、そのデバイス、製造プロセスに関する物理的諸現象に対する原理的科学的解明を行っている。縦型トランジスタのデバイス特性の高性能化を実現する諸現象の解明を東北大学が、製造プロセスの高性能化を実現する諸現象の解明をスタンフォード大学が担当している。
  • Apr, 2006 - Apr, 2006
    現在の有機トランジスタは、その動作電圧が数十Vに達し、駆動力も移動度が1cm2/Vs程度と小さいために、既存エレクトロニクス技術との集積化において整合性に乏しく、大きな課題である。 本試験では、提案し開発してきた有機トランジスタのデバイス設計理論に基づき、新デバイス構造であるオーミック接合・基板接地型有機トランジスタの提案を行った。本提案技術により、5V~10Vまでの低電圧動作化と、従来の10倍の高駆動力化が期待される。また、この試験結果では、有機トランジスタのデバイス設計理論の確立も目指し、高性能有機トランジスタに向けた材料設計指針に資する。
  • Apr, 2006 - Apr, 2006
    本研究では、遠藤が提案したDynamic Feedback-MOS Current Mode Logic(DF-MCML)回路という独自技術を用いて、現在5GHz程度にとどまっているロジック回路の動作速度を20GHzにまで向上させる革新的な低消費電力ロジック回路技術を回路シミュレータにて開発した。このDF-MCML回路は、従来のCMOS回路と比較して、動作温度変動やデバイス特性ばらつきに起因する信号バラツキ耐性に非常に優れているため、20GHz帯域高速動作ロジックICをシリコンMOS(Si-MOS)集積回路にて安価且つ安定に供給できるようにするための基盤技術を構築した。
  • Apr, 2005 - Apr, 2005
    現在の有機トランジスタは、その動作電圧が数十Vに達し、駆動力も移動度が1cm2/Vs程度と小さいために、既存エレクトロニクス技術との集積化において整合性に乏しく、大きな課題である。 本試験では、有機トランジスタを低電圧で動作させるためのデバイス設計理論とその駆動力を向上させるためのデバイス設計理論を提案した。本提案技術により、数十Vの動作電圧を5V~10Vにまでの低電圧化させることに成功した。また、その駆動力の向上にも成功した。
  • Apr, 2005 - Apr, 2005
    本研究では、代表研究者が発案したDynamic Feedback-MCML(DF-MCML)回路技術を用いて30GHz動作集積回路用のシリコン超高速MOS回路技術を回路シミュレーターによって開発する。さらに、このDF-MCML回路は、従来のCMOS回路やMCML回路と比較して、飛躍的に動作温度変動やデバイス特性ばらつきに対する耐性に優れ、且つ微小信号に対する感度性に優れていることを示す。
  • Apr, 2005 - Apr, 2005
    hp32以降に要求される駆動力の向上・ゲート制御性の向上・特性ばらつきの抑制等に対し大きな効果が期待できる縦型MOSFET技術にて、その要求を実現するために新規に必要とされる材料・プロセス(プロセスインテグレーション、装置コンセプトを含む)・評価分析・デバイス・回路・TCADの各技術を、従来のバルクMOSFET技術との整合性・融合性に留意しながら構築する。この技術は、FINFETやTri-Gate等の立体チャネルMOSFETにも広く展開できる。