安永守利 (Moritoshi Yasunaga) - 論文

自力で学習する大脳視覚野AIチップの製作―第1回自己組織化マップAIの基礎―

安永,守利

トランジスタ技術 57(4) 131 - 135 2020年4月

遺伝的アルゴリズムを用いたインダクタを含むPCB 用超高速配線の試作設計

狩野貴彦, 松本, 昂, 星野裕哉, 安永, 守利

第34回エレクトロニクス実装学会春季講演大（大会中止：論文公開のみ） 13C4-01 2020年3月

自己組織化マップ（SOM）のハードウェア実装

安永,守利

エレクトロニクス実装学会誌 23(2) 128 - 134 2020年1月

Evaluation of support vector machine applied to hammering-sound-test for different concrete structures

Yasuda, Yu, Kawahara, Yuuki, Utagawa, Noriyuki, Kuroda, Chitose, Yoshihara, Ikuo, Yasunaga, Moritoshi

Proc. International Symposium on Artificial Life and Robotics 2020 (AROB 25th '20) 574 - 578 2020年1月査読有り

FPGA-Based Object Detection for Autonomous Driving System

Harada, Ken-ichi, Kanazawa, Kenji, Yasunaga, Moritoshi

ICFPT-2019 2019年12月査読有り

Evolutionary Design Methodology for High-speed Digital Signal Transmission: Capacitor-Segmental-Transmission-Line Designed by Genetic Algorithm

Hoshino, Yuya, Matsuoka, Shumpei, Odaira, Tetsuya, Matsumoto, Takashi, Yoshihara, Ikuo, Yasunaga, Moritoshi

Proc. of International Symposium on Nonlinear Theory and its Applications 2019 (NOLTA2019) 130 - 133 2019年12月査読有り

A High-Signal-Integrity PCB Trace with Embedded Chip Capacitors and Its Design Methodology Using a Genetic Algorithm

Yasunaga, Moritoshi, Matsuoka, Shumpei, Hoshino, Yuya, Matsumoto, Takashi, Odaira, Tetsuya

Transactions of The Japan Institute of Electronics Packaging 12 E19-007-1 - E19-007-9 2019年12月査読有り

Parallel hardware implementation of self-organizing map using multiple Zynq FPGAs

Hoshino, Yuya, Matsuoka, Shumpei, Odaira, Tetsuya, Matsumoto, Takashi, Yoshihara, Ikuo, Yasunaga, Moritoshi

Proc. of International Symposium on Nonlinear Theory and its Applications 2019 (NOLTA2019) 5 - 8 2019年12月査読有り

A High-Signal-Integrity PCB Trace with Embedded Chip Capacitors and Its Design Methodology Using a Genetic Algorithm

Yasunaga, Moritoshi, Matsuoka, Shumpei, Hoshino, Yuya, Matsumoto, Takashi, Odaira, Tetsuya

Transactions of The Japan Institute of Electronics Packaging 12 E19-007-1 - E19-007-9 2019年12月査読有り

AI-based Design Methodology for High-speed Transmission Line in PCB

Yasunaga, Moritoshi, Matsuoka, Shumpei, Hoshino, Yuya, Matsumoto, Takashi, Odaira, Tetsuya

Proceeding of IEEE CPMT Symposium Japan 2019 (ICSJ2019) 223 - 226 2019年11月査読有り

マルチ打音システムを用いたコンクリートの剥離検知

歌川紀之, 黒田千歳, 川原佑宇紀, 安田, 悠, 安永, 守利

一般社団法人日本非破壊検査協会平成31年度秋季講演大会講演概要集 35 - 38 2019年11月

Zynq FPGAを用いた自己組織化マップ計算の高速化

川原佑宇紀, 安永, 守利

第70回電子情報通信学会機能集積情報システム研究会，信学技報 (FIIS19) 2019年10月

AIアプローチによるPCB用超高速配線の設計

松本, 昂, 安永, 守利

第29回マイクロエレクトロニクスシンポジウム（MES2019） 229 - 232 2019年9月

自己組織化マップを用いた打音診断

黒田千歳, 歌川紀之, 島田拓夢, 小松弘人, 川原佑宇紀, 原田謙一, 安永, 守利

土木学会第74回年次学術講演会 V-384 767 - 768 2019年9月

高周波経験不問！AI伝送線路デザイナ研究レポート

安永, 守利

トランジスタ技術（2019年8月号） 56(8) 118 - 133 2019年8月

高周波経験不問！AI伝送線路デザイナ研究レポート

安永, 守利

トランジスタ技術（2019年8月号） 56(8) 118 - 133 2019年8月

高速ディジタル信号用パターンのAIによる最適化実験

安永,守利

トランジスタ技術（2019年4月号） 56(4) 139 - 151 2019年4月

A High Signal-Integrity PCB-Trace with Embedded Chip Capacitors and Its Design Methodology Using Genetic Algorithm

Yasunaga, Moritoshi, Matsuoka, Sumpei, Hoshino, Yuya, Matsumoto, Takashi, Odaira, Tetsuya

Proc. of International Conference on Electrical Packaging 2019 (ICEP2019) 98 - 103 2019年4月査読有り

機械学習アプローチによるチップ部品画像の重心検出とそのFPGA実装

中村, 匠吾, 相部, 範之, 金澤, 健治, 安永, 守利

第33回エレクトロニクス実装学術講演大会講演論文集 13C4-04 2019年3月

FPGAを用いた部分MaxSATの高速化に基づく最大クリーク問題の高速計算

金澤健治, 石倉, 健太郎, 安永, 守利

電子情報通信学会第68回機能集積情報システム研究会,信学技報 (FIIS2019)/(No.497) 2019年3月