VLSIシステムの極限微細化・高並列化・低電圧化に伴う内部配線数およびノイズの増大等,配線に起因する諸問題の軽減を目的として,本研究者は,CDMA(符号分割多重伝送)技術をチップ内の通信に用いた高効率情報伝送方式を検討している.今年度は,伝送路の帯域制限による信号劣化の影響を補正するために,チップ内/間高速信号伝送に波形等化を導入する技術を検討し,信号処理方式,回路構成の考察を行った.
伝送路(チップ内/間の配線)は分布定数回路でモデル化され,RCローパス特性で近似可能である.ローパス特性により帯域制限された伝送路においては,高速な信号は高周波成分の制限により符号間干渉(ISI)を生じるため,キャリヤ信号(M系列)が劣化し,CDMA通信のBER(ビット誤り率)の低下を引き起こす.このISIを除去するために,入力データを遅延させ、振幅をスケーリングし,入力信号より差し引くことにより高周波成分を強調する等化回路(イコライザ)を受信側に挿入する.ローパス特性を有する伝送路で高周波成分が劣化した信号をハイパス特性を有する等化回路で強調することにより,波形の整形が行われ高速信号伝送が可能となる.
MATLAB/SIMULINKを用いたシミュレーションの結果,提案技術を用いることにより,BERを大幅に改善可能となる見通しを得た.さらに,CMOSを用いた波形等化回路構成を検討し,SPICEミュレーションによる動作確認を行った.