岩根雅彦 (Masahiko Iwane) - マイポータル - researchmap

基本情報

所属: 旧所属九州工業大学大学院工学研究院電気電子工学研究系教授

学位: 工学博士(京都大学)

J-GLOBAL ID: 200901013432247379
researchmap会員ID: 1000223863

外部リンク: http://www.arch.comp.kyutech.ac.jp

研究分野

1

情報通信 / 情報学基礎論 /

学歴

2

- 1968年

京都大学, 工学部, 数理工学
- 1968年

京都大学

MISC

47

An FPGA Implementation of a DWT with 5/3 Filter Using Semi-Programmable Hardware(jointly worked)

The 2008 IEEE Asia Pacific Conference on Circuits and Systems (accepted) 2008年
FPGAベースオンチップマルチプロセッサにおける同期付きキャッシュメモリの実装と評価(共著)

情報処理学会論文誌 49(4) 1657-1668 2008年
An FPGA Implementation of a DWT with 5/3 Filter Using Semi-Programmable Hardware(jointly worked)

The 2008 IEEE Asia Pacific Conference on Circuits and Systems (accepted) 2008年
HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法(共著)

電子情報通信学会技術研究報告 106(602) 25-30 2007年
A Programmable Load/Store Unit on C-based Hardware Design for FPGA(共著)

IEEE International Conference on Field-Programmable Technology 2007 361-364 2007年
An FPGA Implementation of a Snoop Cache with Synchronization for a Multiprocessor System-On-Chip(共著)

The 13th International Conference on Parallel and Distributed Systems (ICPADS'2007) 2007年
A programmable load/store unit on C-based hardware design for FPGA

Akira Yamawaki, Masahiko Iwane

ICFPT 2007 - International Conference on Field Programmable Technology 361-364 2007年
An FPGA Implementation of a Snoop Cache with Synchronization for a Multiprocessor System-On-Chip(共著)

The 13th International Conference on Parallel and Distributed Systems (ICPADS'2007) 2007年
同期付き共有変数キャッシュを搭載したオンチップマルチプロセッサの効果的なプリフェッチ命令の挿入(共著)

情報処理学会第68回全国大会 97-98 2006年
再構成プロセッサに適したロードストアユニットの設計(共著)

平成18年度第59回電気関係学会九州支部連合大会 158 2006年
マルチプロセッサSOC向けMIPS互換オープンソースプロセッサ(共著)

平成18年度第59回電気関係学会九州支部連合大会 157 2006年
プログラマブルなロードストアユニットと演算部が協調する再構成プロセッサアーキテクチャ (共著)

FIT2006 第5回情報科学技術フォーラム 153-156 2006年
チップマルチプロセッサの同期付きキャッシュメモリに対するミスペナルティ隠蔽機構(共著)

情報処理学会論文誌 47(2) 566-581 2006年
オープンソースプロセッサの開発(共著)

CEATEC JAPAN2005 2005年
再構成可能コンピューティングのための実環境を考慮した評価用テストベッドRCPII(共著)

信学技報 105(43) 1-5 2005年
An Evaluation of Memory Effect to Performance on a Real Reconfigurable Computing System(jointly worked)

International Symposium on Signals, Circuits & Systems 769-772 2005年
An Efficient Parallel Processing Using a Cache Memory With Synchronization on a SOC-multiprocessor

International Conference on Circuits, Signals, and Systems (CSS 2005) 142-147 2005年
Coherence maintenances to realize an efficient parallel processing for a cache memory with synchronization on a chip-multiprocessor

A Yamawaki, M Iwane

8TH INTERNATIONAL SYMPOSIUM ON PARALLEL ARCHITECTURES, ALGORITHMS AND NETWORKS, PROCEEDINGS 324-331 2005年
An Evaluation of Memory Effect to Performance on a Real Reconfigurable Computing System(jointly worked)

International Symposium on Signals, Circuits & Systems 769-772 2005年
An Efficient Parallel Processing Using a Cache Memory With Synchronization on a SOC-multiprocessor

International Conference on Circuits, Signals, and Systems (CSS 2005) 142-147 2005年

もっとみる

所属学協会

2

共同研究・競争的資金等の研究課題

4