Sato Toshinori

J-GLOBAL         Last updated: May 30, 2019 at 02:41
 
Avatar
Name
Sato Toshinori
URL
https://uarch.wordpress.com/
Affiliation
Fukuoka University
Section
Faculty of Engineering, Department of Electronics Engineering and Computer Science
Research funding number
00322298
ORCID ID
0000-0001-5272-7533

Research Areas

 
 

Academic & Professional Experience

 
Jan 2006
 - 
Mar 2008
九州大学・システムLSI研究センター・教授
 
Oct 1999
 - 
Dec 2005
九州工業大学・情報工学部・助教授
 
Apr 1991
 - 
Sep 1999
株式会社東芝
 

Education

 
Apr 1989
 - 
Mar 1991
電子工学専攻, Graduate School, Division of Engineering, Kyoto University
 

Awards & Honors

 
Apr 2008
第10回LSI IPデザイン・アワード・MeP賞, LSI IPデザイン・アワード運営委員会
 
Oct 2007
Excellent Paper Awards, International Conferenceon Computer and Information Technology
 
Indirect Tag Search Mechanism for Instruction Window Energy Reduction
May 2007
最優秀論文賞, 先進的計算基盤システムシンポジウム
 
カナリア・フリップフロップを利用する省電力マイクロプロセッサの評価
Jul 2003
平成15年度山下記念研究賞, 情報処理学会
 
0/1の局所性を利用したデータ値予測機構のハードウエア量削減
May 2000
平成11年度論文賞, 情報処理学会
 
2ホップアドレス名前替えを用いたロード命令の投機的実行

Published Papers

 
Trading Accuracy for Power with a Configurable Approximate Adder
Toshinori Sato, Tongxin Yang, Tomoaki Ukezono
IEICE Transactions on Electronics   E102-C(4) 260-268   Apr 2019   [Refereed]
Design and Analysis of Approximate Multipliers with a Tree Compressor
Tongxin Yang, Tomoaki Ukezono, Toshinori Sato
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E102-A(3) 532-543   Mar 2019   [Refereed]
Design and Analysis of A Low-Power High-Speed Accuracy-Controllable Approximate Multiplier
Tongxin Yang, Tomoaki Ukezono, Toshinori Sato
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E101-A(12)    Dec 2018   [Refereed]
Toshinori Sato, Yoshimi Shibata
Electronics   3(4) 661-674   Dec 2014   [Refereed]
カナリアFF
佐藤寿倫, 矢野憲, 安浦寛人
日本信頼性学会誌「信頼性」   35(8) 452   Dec 2013

Misc

 
CMAを用いた画像先鋭化処理専用回路の低消費電力化改善
佐藤 寿倫、請園 智玲
福岡大学工学集報   (102) 43-49   Mar 2019
Typical Case Oriented Design Approach by Timing Error Prediction to Tolerate Process Variability
Ken Yano, Toshinori Sato
Fukuoka University Review of Technological Sciences   95 7-16   Sep 2015
携帯情報端末向け高性能プロセッサの消費電力削減
佐藤 寿倫、高橋 伸弥
福岡大学研究部論集 F:推奨研究編   2 19-24   Mar 2015
安心・安全な社会基盤のためのLSI
福岡大学研究推進部 Research   13(3) 3-4   Sep 2008

Books etc

 
センサフュージョン技術の開発と応用事例
佐藤 寿倫,請園 智玲,他60名 (Part:Joint Work)
技術情報協会   Jan 2019   
VLSI Design and Test for Systems Dependability
Shojiro Asai (editor)
Springer   Jul 2018   ISBN:978-4-431-56592-5
コンピュータアーキテクチャ 定量的アプローチ 第5版
中條拓伯, 天野英晴, 鈴木貢, 吉瀬謙二, 佐藤寿倫 (Part:Joint Translation)
翔泳社   Mar 2014   ISBN:978-4798126234
知識ベース, 6群5編2章 スレッドレベル並列コンピュータ
佐藤寿倫, 小林良太郎, 中條拓伯, 大津金光 (Part:Joint Work)
電子情報通信学会   May 2010   
知識ベース, 6群5編4章 ベクトルコンピュータ
佐藤寿倫, 平澤将一, 林宏雄 (Part:Joint Work)
電子情報通信学会   May 2010   

Conference Activities & Talks

 
An Approximate Multiply-Accumulate Unit with Low Power and Reduced Area
Tongxin Yang, Toshinori Sato, Tomoaki Ukezono
IEEE Computer Society Annual Symposium on VLSI   Jul 2019   IEEE CS
Design of a Low-Power and Small-Area Approximate Multiplier Using First the Approximate and Then the Accurate Compression Method
Tongxin Yang, Tomoaki Ukezono, Toshinori Sato
29th ACM Great Lakes Symposium on VLSI   May 2019   ACM
手書き数字認識ニューラルネットワークにおける近似乗算器の評価
佐藤寿倫, 請園智玲
情報処理学会 第81回全国大会   Mar 2019   情報処理学会
カラー画像を対象とした近似加算器を用いた画像先鋭化ハードウェアの評価
請園智玲, 福田結菜, 佐藤寿倫
情報処理学会 第81回全国大会   Mar 2019   情報処理学会
C-Packアルゴリズムを拡張した主記憶データの非可逆圧縮手法
馬場裕之, 請園智玲, 佐藤寿倫
情報処理学会 第81回全国大会   Mar 2019   情報処理学会

Research Grants & Projects

 
履歴に基き再構成するマイクロプロセッサの研究
科学技術振興機構: 
Project Year: 2001 - 2005
戦略的創造研究推進事業さきがけ
統合的高信頼化設計のためのモデル化と検出・訂正・回復技術
科学技術振興機構: 
Project Year: 2007 - 2013    Investigator(s): 安浦寛人
戦略的創造研究推進事業CREST
ソフトウェアとハードウェアの協調による組込みシステムの消費エネルギー最適化
科学技術振興機構: 
Project Year: 2006 - 2011    Investigator(s): 高田広章
戦略的創造研究推進事業CREST
SoC&SiPのためのハイパーネットワーキング技術に関する研究
Project Year: 2003 - 2004    Investigator(s): 尾辻泰一
知的創造による地域産学官連携強化プログラム「知的クラスター創成事業」
マイクロプロセッサの高速動作に関する研究
株式会社東芝セミコンダクター社: 
Project Year: 2002 - 2003

Patents

 
USP 6,643,767 : Instruction scheduling system of a processor
USP 6,516,409 : Processor provided with a data value prediction circuit and a branch prediction circuit
USP 6,415,380 : Speculative execution of a load instruction by associating the load instruction with a previously executed store instruction
USP 6,119,220 : Method of and apparatus for supplying multiple instruction strings whose addresses are discontinued by branch instructions
USP 5,903,768 : Pipelined Microprocessor and load address prediction method therefor