松川貴 (Takashi Matsukawa) - マイポータル

基本情報

所属: 国立研究開発法人産業技術総合研究所デバイス技術研究部門先端CMOS技術研究グループ研究グループ付

学位: 博士(工学)(早稲田大学)

J-GLOBAL ID: 200901077113076950
researchmap会員ID: 5000086390

外部リンク: http://www.aist.go.jp/RESEARCHERDB/cgi-bin/worker_detail.cgi?call=namae&rw_id=T34207766

研究分野

ものづくり技術（機械・電気電子・化学工学） / 電子デバイス、電子機器 /

論文

204

Designing a bileg silicon-nanowire thermoelectric generator with cavity-free structure

Md Mehdee Hasan Mahfuz, Motohiro Tomita, Shuhei Hirao, Kazuaki Katayama, Kaito Oda, Takashi Matsukawa, Takeo Matsuki, Takanobu Watanabe

Japanese Journal of Applied Physics 60(SB) SBBF07-SBBF07 2021年5月1日
4-4 Effect of Unit-cell Arrangement on Performance of Multi-stage-planar Cavity-free Unileg Thermoelectric Generator Using Silicon Nanowires

Katsuki Abe, Kaito Oda, Motohiro Tomita, Takeo Matsuki, Takashi Matsukawa, Takanobu Watanabe

2020 International Conference on Simulation of Semiconductor Processes and Devices (SISPAD) 2020年9月23日
Impact of Switching Voltage on Complementary Steep-Slope Tunnel Field Effect Transistor Circuits

Kimihiko Kato, Tetsufumi Tanamoto, Takahiro Mori, Yukinori Morita, Takashi Matsukawa, Mitsuru Takenaka, Shinichi Takagi

IEEE TRANSACTIONS ON ELECTRON DEVICES 67(9) 3876-3882 2020年9月
Effect of the Thermal Boundary Resistance in Metal/Dielectric Thermally Conductive Layers on Power Generation of Silicon Nanowire Microthermoelectric Generators

Tianzhuo Zhan, Shuaizhe Ma, Zhicheng Jin, Hiroki Takezawa, Kohei Mesaki, Motohiro Tomita, Yen-Ju Wu, Yibin Xu, Takashi Matsukawa, Takeo Matsuki …

ACS Applied Materials & Interfaces 12(30) 34441-34450 2020年7月29日
Source engineering for bilayer tunnel field-effect transistor with hetero tunnel junction: thickness and impurity concentration

Kimihiko Kato, Takahiro Mori, Yukinori Morita, Takashi Matsukawa, Mitsuru Takenaka, Shinichi Takagi

APPLIED PHYSICS EXPRESS 13(7) 2020年7月
Toward Long-coherence-time Si Spin Qubit: The Origin of Low-frequency Noise in Cryo-CMOS

H. Oka, T. Matsukawa, K. Kato, S. Iizuka, W. Mizubayashi, K. Endo, T. Yasuda, T. Mori

Digest of Technical Papers - Symposium on VLSI Technology 2020-June 2020年6月
10μW/cm²-class high power density planar Si-nanowire thermoelectric energy harvester compatible with CMOS-VLSI technology

M. Tomita, S. Oba, Y. Himeda, R. Yamato, K. Shima, T. Kumada, M. Xu, H. Takezawa, K. Mesaki, K. Tsuda …

Digest of Technical Papers - Symposium on VLSI Technology 2018-June 93-94 2018年10月25日
Steep switching in trimmed-gate tunnel FET

Hidehiro Asai, Takahiro Mori, Takashi Matsukawa, Junichi Hattori, Kazuhiko Endo, Koichi Fukuda

AIP ADVANCES 8(9) 2018年9月
Simulation study of short-channel effects of tunnel field-effect transistors

Koichi Fukuda, Hidehiro Asai, Junichi Hattori, Takahiro Mori, Yukinori Morita, Wataru Mizubayashi, Meishoku Masahara, Shinji Migita, Hiroyuki Ota, Kazuhiro Endo …

Japanese Journal of Applied Physics 57(4) 2018年4月1日査読有り
Process and device integration for silicon tunnel FETs utilizing isoelectronic trap technology to enhance the ON current

Takahiro Mori, Hidehiro Asai, Koichi Fukuda, Takashi Matsukawa

Japanese Journal of Applied Physics 57(4) 2018年4月1日査読有り
Enhancement of capacitance benefit by drain offset structure in tunnel field-effect transistor circuit speed associated with tunneling probability increase

Hidehiro Asai, Takahiro Mori, Takashi Matsukawa, Junichi Hattori, Kazuhiko Endo, Koichi Fukuda

Japanese Journal of Applied Physics 57(4) 2018年4月1日査読有り
Epitaxial growth of Ge thin film on Si (001) by DC magnetron sputtering

Shintaro Otsuka, Takahiro Mori, Yukinori Morita, Noriyuki Uchida, Yongxun Liu, Shin-ichi O'uchi, Hiroshi Fuketa, Shinji Migita, Meishoku Masahara, Takashi Matsukawa

MATERIALS SCIENCE IN SEMICONDUCTOR PROCESSING 70 3-7 2017年11月査読有り
Enhanced nickelidation rate in silicon nanowires with interfacial lattice disorder

Shuichiro Hashimoto, Ryo Yokogawa, Shunsuke Oba, Shuhei Asada, Taiyu Xu, Motohiro Tomita, Atsushi Ogura, Takashi Matsukawa, Meishoku Masahara, Takanobu Watanabe

JOURNAL OF APPLIED PHYSICS 122(14) 2017年10月査読有り
Improvement of Device and Circuit Performance of Si-based Tunnel Field-Effect Transistors by Utilizing Isoelectronic Trap Technology

T. Mori, H. Asai, T. Matsukawa

Extended Abstracts of the 2017 International Conference on Solid State Devices and Materials 2017年9月22日
Short Channel Modeling of Tunnel FET's

K. Fukuda, H. Asai, J. Hattori, T. Mori, Y. Morita, W. Mizubayashi, M. Masahara, S. Migita, H. Ota, K. Endo …

Extended Abstracts of the 2017 International Conference on Solid State Devices and Materials 2017年9月21日
A 0.3-V 1-mu W Super-Regenerative Ultrasound Wake-Up Receiver With Power Scalability

Hiroshi Fuketa, Shinichi O'uchi, Takashi Matsukawa

IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS 64(9) 1027-1031 2017年9月査読有り
Anomalous Seebeck coefficient observed in silicon nanowire micro thermoelectric generator

S. Hashimoto, S. Asada, T. Xu, S. Oba, Y. Himeda, R. Yamato, T. Matsukawa, T. Matsuki, T. Watanabe

APPLIED PHYSICS LETTERS 111(2) 2017年7月査読有り
A Closed-Form Expression for Minimum Operating Voltage of CMOS D Flip-Flop

Hiroshi Fuketa, Shin-ichi O'uchi, Takashi Matsukawa

IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS 25(7) 2007-2016 2017年7月査読有り
Impact of residual defects caused by extension ion implantation in FinFETs on parasitic resistance and its fluctuation

Takashi Matsukawa, Yongxun Liu, Takahiro Mori, Yukinori Morita, Shintaro Otsuka, Shin-ichi O'uchi, Hiroshi Fuketa, Shinji Migita, Meishoku Masahara

SOLID-STATE ELECTRONICS 132 103-108 2017年6月査読有り
An experimental study of solid source diffusion by spin on dopants and its application for minimal silicon-on-insulator CMOS fabrication

Yongxun Liu, Kazuhiro Koga, Sommawan Khumpuang, Masayoshi Nagao, Takashi Matsukawa, Shiro Hara

Japanese Journal of Applied Physics 56(6) 2017年6月1日査読有り

もっとみる

MISC

ドレインオフセット構造を持った相補型TFET回路のTCADシミュレーション (情報センシング)

浅井栄大, 森貴洋, 服部淳一, 福田浩一, 遠藤和彦, 松川貴

映像情報メディア学会技術報告 = ITE technical report 41(25) 21-24 2017年7月
Ge立体チャネルトランジスタのための酸素エッチング技術

森田行則, 前田辰郎, 太田裕之, 水林亘, 大内真一, 昌原明植, 松川貴, 遠藤和彦

半導体・集積回路技術シンポジウム講演論文集 = Proceedings of Symposium on Semiconductors and Integrated Circuits Technology 80 49-52 2016年8月22日
招待講演多結晶シリコンFinFETを用いたSRAM PUFとその性能評価 (情報センシング)

大内真一, 柳永勛, 堀洋平, 入沢寿史, 更田裕司, 森田行則, 右田真司, 森貴洋, 中川格, 塚田順一 …

映像情報メディア学会技術報告 = ITE technical report 40(24) 83-87 2016年8月
招待講演 10nm技術世代マルチゲートFinFETデバイス・回路技術 (集積回路)

昌原明植, 遠藤和彦, 大内真一, 松川貴, 柳永〓, 右田真司, 水林亘, 森田行則, 太田裕之

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(13) 77-82 2014年4月17日
C-3-75 超小型シリコン細線8×8 PILOSSスイッチ(シリコンフォトニクス(1),C-3.光エレクトロニクス,一般セッション)

鈴木恵治郎, 谷澤健, 松川貴, Cong Guangwei, Kim Sang-Hun, 須田悟史, 大野守史, 千葉正, 田所宏文, 柳原昌志 …

電子情報通信学会総合大会講演論文集 2014(1) 230-230 2014年3月4日
Independent-Double-Gate-FinFETの1/fノイズ特性に関する研究 (集積回路)

坂井秀男, 大内真一, 遠藤和彦, 松川貴, 柳永シュン, 石川由紀, 塚田順一, 中川格, 関川敏弘, 小池帆平 …

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113(112) 119-124 2013年7月4日
CT-2-5 低電圧SRAMデバイス技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)

大内真一, 遠藤和彦, 松川貴, 柳永〓, 中川格, 太田裕之, 森田行則, 右田真司, 水林亘, 石川由紀 …

電子情報通信学会ソサイエティ大会講演論文集 2012(2) "SS-21"-"SS-24" 2012年8月28日
立体マルチゲートデバイス集積化技術

遠藤和彦, 大内真一, 柳永〓, 松川貴, 坂本邦博, 昌原明植

半導体・集積回路技術シンポジウム講演論文集 74 71-72 2010年7月8日
コンパクトモデルを用いた金属ゲートFinFETのばらつき解析

大内真一, 松川貴, 中川格, 遠藤和彦, 柳永〓, 関川敏弘, 塚田順一, 石川由紀, 山内洋美, 小池汎平 …

電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス 108(407) 29-32 2009年1月19日
Experimental study of effective carrier mobility of multi-fin-type double-gate metal-oxide-semiconductor field-effect transistors with (111) channel surface fabricated by orientation-dependent wet etching

YX Liu, E Sugimata, K Ishii, M Masahara, K Endo, T Matsukawa, H Yamauchi, S O'uchi, E Suzuki

JAPANESE JOURNAL OF APPLIED PHYSICS PART 1-REGULAR PAPERS BRIEF COMMUNICATIONS & REVIEW PAPERS 45(4B) 3084-3087 2006年4月
Fabrication of a vertical-channel double-gate metal-oxide-semiconductor field-effect transistor using a neutral beam etching

K Endo, S Noda, M Masahara, T Kubota, T Ozaki, SJ Samukawa, YX Liu, K Ishii, Y Ishikawa, E Sugimata …

JAPANESE JOURNAL OF APPLIED PHYSICS PART 2-LETTERS & EXPRESS LETTERS 45(8-11) L279-L281 2006年3月
Fabrication and characterization of vertical-type double-gate metal-oxide-semiconductor field-effect transistor with ultrathin Si channel and self-aligned source and drain

M Masahara, YX Liu, K Endo, T Matsukawa, K Sakamoto, K Ishii, S O'uchi, E Sugimata, H Yamauchi, E Suzuki

APPLIED PHYSICS LETTERS 88(7) 0721031-0721033 2006年2月
Vertical ultrathin-channel multi-gate MOSFETs (MuGFETs):Technological challenges and future developments

IEEJ Transactions on Electrical and Electronics Engineering 2006年
縦型ダブルゲートMOSFETデバイス技術

昌原明植, 柳永〓, 遠藤和彦, 松川貴, 鈴木英一

電気学会誌 126(6) 702-707 2006年
Demonstration and analysis of accumulation-modeDG=MOSFET

JJAP 2006年
Doping integrity diagnostics of planar transistor channel structures by scanning nonlinear dielectric microscopy

T Matsukawa, M Masahara, H Tanoue, S Kanemaru, E Suzuki

JOURNAL OF VACUUM SCIENCE & TECHNOLOGY B 24(1) 237-244 2006年1月
A New Fabrication Technology of FinFETs using a Neutral Beam Etching

JAPANESE JOURNAL OF APPLIED PHYSICS 45(6B) 5513-5516 2006年
Investigation of N-Channel Triple-Gate MOSFETs on (100) SOI Substrate

JAPANESE JOURNAL OF APPLIED PHYSICS 45(4B) 3097-3100 2006年
Demonstration, analysis, and device design considerations for independent DG MOSFETs

M Masahara, YX Liu, K Sakamoto, K Endo, T Matsukawa, K Ishii, T Sekigawa, H Yamauchi, H Tanoue, S Kanemaru …

IEEE TRANSACTIONS ON ELECTRON DEVICES 52(9) 2046-2053 2005年9月
Fabrication of HfC-coated Si field emitter arrays with built-in poly-Si thin-film transistor

M Nagao, Y Sacho, T Matsukawa, S Kanemaru, J Itoh

JAPANESE JOURNAL OF APPLIED PHYSICS PART 1-REGULAR PAPERS BRIEF COMMUNICATIONS & REVIEW PAPERS 44(7B) 5740-5743 2005年7月

もっとみる

共同研究・競争的資金等の研究課題

テラヘルツ対応CMOS-FinFETを用いた低コストセキュリティ技術の確立

日本学術振興会科学研究費助成事業基盤研究(B) 2014年4月 - 2017年3月

松川貴, 柳永勲, 昌原明植
量子化イオン照射による半導体ナノ構造の加工と特性制御

日本学術振興会科学研究費助成事業基盤研究(B) 1997年 - 1999年

大泊巌, 原謙一, 豊島義明, 松川貴