1998年6月 A 5 GBytes/s Data Transfer Scheme With Bit-to-bit Skew Control for Synchronous DRAM International Symposium on VLSI Circuits T. Sato, Y. Nishio, T. Sugano, Y. Nakagome 記述言語 英語 会議種別