冨嶋茂樹 (Shigeki Tomishima) - マイポータル

基本情報

所属: 特定国立研究開発法人理化学研究所計算科学センター研究員

研究者番号: 61013537
ORCID iD: https://orcid.org/0000-0001-8742-8576
J-GLOBAL ID: 202401012029315527
researchmap会員ID: R000075937

主要な研究キーワード

研究分野

ものづくり技術（機械・電気電子・化学工学） / 電子デバイス、電子機器 / 半導体メモリ

経歴

2025年8月 - 現在

特定国立研究開発法人理化学研究所, 計算科学研究センター, 研究員
2024年9月 - 2025年7月

東北大学, 国際集積エレクトロニクス研究開発センター, 教授
2022年4月 - 2024年7月

インテルコーポレーション, DCAI/DPEA/MIO, プリンシパルエンジニア
2014年3月 - 2022年4月

インテルコーポレーション, インテル研究所, シニア研究者
2011年2月 - 2014年3月

インテルコーポレーション, TMG/LTD/AD
2004年4月 - 2011年2月

マイクロンテクノロジー, DRAM設計部, シニア回路設計エンジニア
2003年1月 - 2004年4月

マイクロンジャパンデザインセンター, シニア回路設計エンジニア
1990年4月 - 2002年12月

三菱電機（株）, ULSI研究所、設計第１部

学歴

2001年10月 - 2002年10月

大阪大学, 大学院基礎工学研究科, システム創成専攻電子光科学領域
1988年4月 - 1990年3月

大阪大学, 大学院基礎工学研究科, 物質創成専攻物性物理工学領域
1984年4月 - 1988年3月

大阪大学, 基礎工学部, 物性物理学専攻

委員歴

2018年 - 現在

IEEE Solid State Circuits Letter, 論文査読委員
2015年 - 現在

IEEE Transactions on VLSI Systems, 論文査読
2023年 - 2024年

VLSI-TSA, 技術的プログラム委員長
2020年 - 2022年

ISQED, パネル議論委員長
2018年 - 2022年

Asian Solid State Circuit Conference, 技術的プログラム FPGA サブグループ長
2018年 - 2022年

VLSI-TSA, 技術的プログラム委員会委員長
2016年 - 2017年

Asian Solid State Circuit Conference, 技術的プログラム委員
2016年 - 2017年

VLSI-TSA, 技術的プログラム委員

受賞

2016年6月

ベスト論文査読者, IEEE Transactions on VLSI Systems (CAS)

論文

IEEE SSCS Japan Chapter Holds Technical Seminar on Special Reports From ISSCC 2025 [Chapters]

Shigeki Tomishima

IEEE Solid-State Circuits Magazine 2025年
Enabling Homomorphically Encrypted Inference for Large DNN Models

Guillermo Lloret-Talavera, Marc Jorda, Harald Servat, Fabian Boemer, Chetan Chauhan, Shigeki Tomishima, Nilesh N. Shah, Antonio J. Pena

IEEE Transactions on Computers 71(5) 1145-1155 2022年5月1日
Physically Unclonable Functions With Voltage-Controlled Magnetic Tunnel Junctions

Yuji Tanaka, Minori Goto, Amit Kumar Shukla, Kohei Yoshikawa, Hikaru Nomura, Shinji Miwa, Shigeki Tomishima, Yoshishige Suzuki

IEEE Transactions on Magnetics 57(2) 1-6 2021年2月
Enabling Homomorphically Encrypted Inference for Large DNN Models

Lloret-Talavera, G., Jorda, M., Servat, H., Boemer, F., Chauhan, C., Tomishima, S., Shah, N.N., Pena, A.J.

IEEE Transactions on Computers 2021年
Physically Unclonable Functions with Voltage-Controlled Magnetic Tunnel Junctions

Tanaka, Y., Goto, M., Shukla, A.K., Yoshikawa, K., Nomura, H., Miwa, S., Tomishima, S., Suzuki, Y.

IEEE Transactions on Magnetics 57(2) 2021年
A 1 Gb 2 GHz 128 GB/s bandwidth embedded DRAM in 22 nm tri-gate CMOS technology

Hamzaoglu, F., Arslan, U., Bisnik, N., Ghosh, S., Lal, M.B., Lindert, N., Meterelliyoz, M., Osborne, R.B., Park, J., Tomishima, S. …

IEEE Journal of Solid-State Circuits 50(1) 2015年
0.13-μm 32-Mb/64-Mb embedded DRAM core with high efficient redundancy and enhanced testability

Kikukawa, H., Tomishima, S., Tsuji, T., Kawasaki, T., Sakamoto, S., Ishikawa, M., Abe, W., Tanizaki, H., Kato, H., Uchikoba, T. …

IEEE Journal of Solid-State Circuits 37(7) 2002年
A 1.0-V 230-MHz column access embedded DRAM for portable MPEG applications

Tomishima, S., Tsuji, T., Kawasaki, T., Ishikawa, M., Inokuchi, T., Kato, H., Tanizaki, H., Abe, W., Shibayama, A., Fukushima, Y. …

IEEE Journal of Solid-State Circuits 36(11) 2001年
A 5.3-GB/s embedded SDRAM core with slight-boost scheme

Yamazaki, A., Yamagata, T., Hatakenaka, M., Miyanishi, A., Hayashi, I., Tomishima, S., Mangyo, A., Yukinari, Y., Tatsumi, T., Matsumura, M. …

IEEE Journal of Solid-State Circuits 34(5) 1999年
A long data retention SOI DRAM with the body refresh function

Tomishima, S., Morishita, F., Tsukude, M., Yamagata, T., Arimoto, K.

IEICE Transactions on Electronics E80-C(7) 1997年
SOI-DRAM circuit technologies for low power high speed multigiga scale memories

Kuge, S., Morishita, F., Tsuruda, T., Tomishima, S., Tsukude, M., Yamagata, T., Arimoto, K.

IEICE Transactions on Electronics E79-C(7) 1996年
SOI-DRAM circuit technologies for low power high speed multigiga scale memories

Kuge, S., Morishita, F., Tsuruda, T., Tomishima, S., Tsukude, M., Yamagata, T., Arimoto, K.

IEEE Journal of Solid-State Circuits 31(4) 1996年
A blanket source line architecture with triple metal for giga scale memory LSIs

Tomishima, S., Kuge, S., Tsukude, M., Yamagata, T., Arimoto, K.

IEICE Transactions on Electronics E79-C(6) 1996年
Low Voltage Circuit Design Techniques for Battery-Operated and/or Giga-Scale DRAM's

Yamagata, T., Tomishima, S., Tsukude, M., Tsuruda, T., Hashizume, Y., Arimoto, K.

IEEE Journal of Solid-State Circuits 30(11) 1995年
An Experimental 256-Mb DRAM with Boosted Sense-Ground Scheme

Asakura, M., Ooishi, T., Tsukude, M., Tomishima, S., Eimori, T., Hidaka, H., Ohno, Y., Arimoto, K., Nishimura, T., Yoshihara, T.

IEEE Journal of Solid-State Circuits 29(11) 1994年
A Well-Synchronized Sensing/Equalizing Method for Sub-l.0-V Operating Advanced DRAM’s

Ooishi, T., Asakura, M., Tomishima, S., Hidaka, H., Arimoto, K., Fujishima, K.

IEEE Journal of Solid-State Circuits 29(4) 1994年
Itinerant magnetism of Mn-intercalated compounds of 2H-type TaS<inf>2</inf>

Motizuki, K., Suzuki, N., Tomishima, S.

Journal of Magnetism and Magnetic Materials 104-107(PART 1) 1992年
Electronic Band Structures for Non-Magnetic and Ferromagnetic States of Transition-Metal Intercalation Compound Mn<inf>1/4</inf>TaS<inf>2</inf>

Tomishima, S., Suzuki, N., Motizuki, K.

journal of the physical society of japan 59(6) 1990年

所属学協会

2004年2月 - 現在

IEEE

冨嶋茂樹

基本情報

主要な研究キーワード

研究分野

経歴

学歴

委員歴

受賞

論文

所属学協会

メニュー

共著者の一覧