脳型コンピュータのハードウェアの実現方法として、半導体チップを3次元で実装して上下左右に配したTSV(Through Silicin Via)を通して縦横無尽に高速有線通信を行わせしめることが期待されている。平成29年度は、アレイ状に形成したTSV（TSVアレイ）を用いた低消費電力化が可能な超近接有線通信システムを考案し、多ビットのTSVで通信を行わせしめる場合に電力が削減されることを示したが、平成30年度は、実際のICを設計するために、ビット数の最適値について検討した。数学的な組み合わせと確率から、ランダムなデータストリームを伝送した場合の消費電力量の計算式を導出した。これは、平成29年度の検討事項を基礎としているが、ビット数をいきおい拡張させたものである。そして、その式を用いて2ビットから512ビット幅における消費電力量を計算し、128ビット幅あたりが最適値であることを明確にした。これにより、128ビットを64ビット幅の2つのグループ（総計128ビット）の構成とし、その間で電荷再利用を行わせるのが消費電力を最小化できる。また、半導体回路としては、0.5V程度の低電圧を利用するので、平成29年度はデータのドライバ回路を検討しSimを行ったが、平成30年度は、受信側で使用するデータ捕獲用のラッチ構成を検討している。平成30年度内に間に合わなかったが、上記の事項を論文にして、適切な学会に投稿する予定である。さらに、伝送線路のモデル化については、2つの論文を発表している。