本研究課題は、三次元実装された高密度なLSIチップ間において、その積層方向に延伸するThrough Silicon Via(TSV)で消費する電力を低減させることを目的としている。この消費電力の低減には、電荷再利用型の伝送方式を提案するとともに、その効果について、数式的なアプローチにより定量的に明確化した。このアプローチにより、32～64ビットバスが適切であることを示唆するとともに、このバス幅において特殊な半導体プロセスを使った従来例と同等の電力効率を標準CMOSプロセスで実現できることを示した。そして、該伝送方式を実現する半導体チップを、65nmCMOSプロセスを用いて実際に設計試作した。