森貴之 (Takayuki Mori) - マイポータル

基本情報

所属: 金沢工業大学工学部電子情報システム工学科准教授

学位: 博士（工学）(金沢工業大学)

ORCID iD: https://orcid.org/0000-0002-9199-0868
J-GLOBAL ID: 202001003944567955
researchmap会員ID: R000011662

研究キーワード

経歴

2026年4月 - 現在

金沢工業大学, 工学部電子情報システム工学科, 准教授
2023年4月 - 2026年3月

金沢工業大学, 工学部電気電子工学科, 講師
2017年4月 - 2023年3月

金沢工業大学, 電気・光・エネルギー応用研究センター, 研究員
2014年4月 - 2017年3月

株式会社東芝セミコンダクター&ストレージ社 (現キオクシア株式会社)

学歴

2012年4月 - 2014年3月

金沢工業大学, 大学院工学研究科, 電気電子工学専攻
2010年4月 - 2012年3月

金沢工業大学, 工学部, 電気電子工学科

委員歴

2020年11月 - 現在

International Conference on Microelectronic Test Structures (ICMTS), Technical Program Committee

論文

Transient Mechanism of Steep Slope Devices "GCCI SOI-Tr" and Proposal of Ultralow Leakage Structure

Haruki Yonezaki, Takayuki Mori, Jiro Ida

2026 International VLSI Symposium on Technology, Systems and Applications (VLSI TSA) 1-2 2026年4月13日査読有り
Impact of Contacts and Heatsinks on Heat Accumulation in Cryogenic SOI MOSFETs

Kosuke Hatta, Takayuki Mori, Shota Kondo, Hiroshi Oka, Takahiro Mori, Jiro Ida

2026 IEEE 38th International Conference on Microelectronic Test Structures (ICMTS) 1-4 2026年3月23日査読有り
Emulation of Neuronal Behavior using Steep Subthreshold Slope GCCI SOI-Tr with High Impedance and Low Voltage Swing

Haruki Yonezaki, Takayuki Mori, Jiro Ida

2026 10th IEEE Electron Devices Technology &amp; Manufacturing Conference (EDTM) 1-3 2026年3月1日査読有り
Transient analysis of steep subthreshold slope gate-controlled carrier-injection silicon-on-insulator transistor for ultra-low power applications

Haruki Yonezaki, Yukihiko Yamazaki, Kyouichiro Suzuki, Jiro Ida, Takayuki Mori

Japanese Journal of Applied Physics 2026年2月16日査読有り
Analysis of device parameters on steep subthreshold slope gate-controlled carrier-injection silicon-on-insulator transistor

Haruki Yonezaki, Kyouichiro Suzuki, Takayuki Mori, Jiro Ida

IEICE Transactions on Electronics 2026年査読有り
Suppressed Thermal Conduction to Adjacent Devices and Enhanced Hotspot Confinement in 200 nm SOI MOSFETs at Cryogenic Temperatures

Kosuke Hatta, Takayuki Mori, Takahiro Mori, Hiroshi Oka, Jiro Ida

IEEE Journal of the Electron Devices Society 2026年査読有り
Evaluation of Transient Characteristics on Steep Subthreshold Slope “Gate-Controlled Carrier-Injection SOI-Transistor”

Haruki Yonezaki, Takayuki Mori, Jiro Ida

Extended Abstracts of the 2025 International Conference on Solid State Devices and Materials 51-52 2025年9月査読有り
Enhanced Self-Heating and Reduced Thermal Conduction to Adjacent Devices at Cryogenic Temperatures with 200 nm SOI MOSFETs

Kosuke Hatta, Takayuki Mori, Takahiro Mori, Hiroshi Oka, Jiro Ida

2025 International VLSI Symposium on Technology, Systems and Applications (VLSI TSA) 1-2 2025年4月21日査読有り
Reducing Short-Circuit Current of CMOS Inverter Circuits with “PN-Body Tied SOI-FET”

Kazuki Nakahashi, Takayuki Mori, Jiro Ida

2025 IEEE 37th International Conference on Microelectronic Test Structures (ICMTS) 1-4 2025年3月24日査読有り
Steep Subthreshold Slope Gate-Controlled Carrier-Injection SOI Transistor for Ultralow Power Applications

Haruki Yonezaki, Takayuki Mori, Jiro Ida

IEEE Journal of the Electron Devices Society 13 892-898 2025年1月査読有り
Effects of Ar-Ion Implantation on Single and Dual-Gate PNBT SOI-FETs

Ryotaro Ito, Takayuki Mori, Jiro Ida

24th International Conference on Ion Implantation Technology (IIT) 2024 2024年9月査読有り
Neural Encoder Using “PN-Body Tied SOI-FET”

Masaki Kobayashi, Jiro Ida, Takayuki Mori

2024 IEEE Silicon Nanoelectronics Workshop (SNW) 12 107-108 2024年6月15日査読有り
Steep Slope Device “N-type Gate-Controlled Carrier-Injection SOI-Transistor”: Suppression of Hysteresis by Ar-ion Implantation and Possibility of CMOS

Haruki Yonezaki, Takayuki Mori, Jiro Ida

2024 IEEE Silicon Nanoelectronics Workshop (SNW) 479 57-58 2024年6月15日査読有り
Back Bias Effect with Hysteresis in Cryogenic 200 nm SOI MOSFETs

Ryusei Ri, Takayuki Mori, Hiroshi Oka, Takahiro Mori, Jiro Ida

10th Joint International EuroSOI Workshop and International Conference on Ultimate Integration on Silicon (EuroSOI-ULIS) 2024 2024年5月17日査読有り
Control of Hysteresis and Latch-Up on Steep Switching “PN-Body Tied SOI-FET Diode” by Ar-Ion Implantation

Hiroyoshi Matsushita, Takayuki Mori, Jiro Ida

2024 International VLSI Symposium on Technology, Systems and Applications (VLSI TSA) 2024年4月22日査読有り
New Steep Subthreshold Slope Device “Gate-Controlled Carrier-Injection SOI-Transistor”

Haruki Yonezaki, Takayuki Mori, Jiro Ida

2024 8th IEEE Electron Devices Technology and Manufacturing Conference (EDTM) 2024年3月3日査読有り
Leaky-integrate-and-fire operation with signal amplification using gate-controlled carrier-injection silicon-on-insulator transistor

Haruki Yonezaki, Takayuki Mori, Jiro Ida

Japanese Journal of Applied Physics 63(2) 02SP83-02SP83 2024年2月1日査読有り
Neural Network Modeling of Steep Turn-on Diodes: Validation and Implementation in SPICE Simulations

Kengo Nakata, Takayuki Mori, Jiro Ida

2023 IEEE International Meeting for Future of Electron Devices, Kansai (IMFEDK) 2023年11月16日査読有り
Integrate-and-Fire Operation with Signal Amplification by using “Dual-Gate PN-Body Tied SOI-FET”

Haruki Yonezaki, Takayuki Mori, Jiro Ida

Extended Abstracts of the 2023 International Conference on Solid State Devices and Materials 2023年9月7日査読有り
Steep Subthreshold Slope “Dual-Gate PN-Body Tied SOI-FET” -First Fabrication Results-

Haruki Yonezaki, Takayuki Mori, Jiro Ida

Solid-State Electronics 108720-108720 2023年7月査読有り

もっとみる

MISC

PN-Body Tied SOI-FETによるニューロン動作-入力の高インピーダンス化検討-

山崎征彦, 森貴之, 米崎晴貴, 米崎晴貴, 井田次郎

電子情報通信学会技術研究報告(Web) 125(148(SDM2025 32-45)) 2025年
“GCCI SOI-Tr′′を利用したゲート入力方式によるIF動作の実証

米崎晴貴, 米崎晴貴, 森貴之, 井田次郎

応用物理学会学術講演会講演予稿集(CD-ROM) 86th 2025年
Steep SS“Dual-Gate型PN-Body Tied SOI-FET′′の過渡特性

米崎晴貴, 井田次郎, 森貴之

応用物理学会春季学術講演会講演予稿集(CD-ROM) 70th 2023年
極低電圧動作を狙ったSteep SS "Dual-Gate型PN-Body Tied SOI-FET"試作結果—Evaluation of Steep Subthreshold Slope Device "Dual-Gate type PN-Body Tied SOI-FET" for Ultra Low Voltage Operation—情報センシング

米崎晴貴, 井田次郎, 森貴之, 石橋孝一郎

映像情報メディア学会技術報告 = ITE technical report 46(23) 19-22 2022年8月
招待講演極低電力LSIに向けたSteep Slope "PN-Body Tied SOI-FET"の研究状況—Research Status of Steep Slope "PN-Body Tied SOI-FET" for Ultra low Power LSI Applications—情報センシング

井田次郎, 森貴之

映像情報メディア学会技術報告 = ITE technical report 46(23) 15-18 2022年8月
極低電圧動作を狙ったSteep SS“Dual-Gate型PN-Body Tied SOI-FET”試作結果

米崎晴貴, 井田次郎, 森貴之, 石橋考一郎

電子情報通信学会技術研究報告(Web) 122(148(SDM2022 33-53)) 2022年
Steep SS“Dual Gate型PN-Body Tied SOI-FET“のN/PMOS特性確認

米崎晴貴, 井田次郎, 森貴之

応用物理学会秋季学術講演会講演予稿集(CD-ROM) 83rd 2022年
Dual Gate PN Body-Tied SOI-FETを用いたニューロン回路の検討

森貴之, 井田次郎

応用物理学会学術講演会講演予稿集 2021.1 2346-2346 2021年2月26日
PN-Body Tied SOI-FETで現れる低Vdsでの飽和現象の解析

伊藤広喜, 井田次郎, 森貴之

応用物理学会学術講演会講演予稿集 2020.2 1839-1839 2020年8月26日
急峻なSSを持つ"PN-Body Tied SOI-FET"のCMOSインバータ伝達特性 (情報センシング)—CMOS Inverter Transfer Characteristics on Steep SS "PN-Body Tied SOI-FET"

石黒翔太, 井田次郎, 森貴之, 石橋孝一郎

映像情報メディア学会技術報告 = ITE technical report 44(17) 57-60 2020年8月
PN Body-Tied SOI-FETのニューロモルフィック応用

森貴之, 井田次郎, 遠藤大貴, 佐々木貫

応用物理学会学術講演会講演予稿集 2020.1 3654-3654 2020年2月28日
PN-Body Tied SOI-FETでの電流増幅効果の解析 -Bulk vs Surface伝導の比較-

伊藤広喜, 井田次郎, 森貴之

応用物理学会学術講演会講演予稿集 2020.1 2714-2714 2020年2月28日
RFエネルギーハーベスティング用のSOI-MOSダイオードと高インピーダンスアンテナを用いたレクテナの検討と試作

河野渓介, 井田次郎, 森貴之, 野口啓介, 伊東健治

電気・情報関係学会北陸支部連合大会(CD-ROM) 2020 2020年
リーク電流低減に向けた新構造PN-Body-Tied SOI-FETの提案

森貴之, 井田次郎, 遠藤大貴

応用物理学会学術講演会講演予稿集 2019.2 3115-3115 2019年9月4日
65 nm thin BOX FDSOI での急峻SS“PN-Body-Tied SOI-FET”特性確認

大松啓太, 井田次郎, 山田拓弥, 森貴之

応用物理学会学術講演会講演予稿集 2019.2 3114-3114 2019年9月4日
急峻なSSを持つ"PN Body-Tied SOI-FET"におけるBOX中の正電荷と基板バイアスの影響 (シリコン材料・デバイス)—Effect of V[sub] and Positive Charge in Buried Oxide on Super Steep SS "PN Body-Tied SOI-FET"—集積回路

矢吹亘, 井田次郎, 森貴之, 石橋孝一郎, 新井康夫

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 119(162) 89-93 2019年8月
極急峻SSを持つ"PN-Body Tied SOI-FET"を使った極低電力レクテナ (集積回路)—Ultra Low power rectenna with super SS "PN-Body Tied SOI-FET"—シリコン材料・デバイス

山田拓弥, 井田次郎, 森貴之, 安丸暢彦, 伊東健治, 石橋孝一郎

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 119(161) 95-98 2019年8月
nW級1MHz帯レクテナ (マイクロ波)—1MHz band rectenna in nW opezation

安丸暢彦, 中西甲人, 伊東健治, 土本隼也, 山田拓弥, 森貴之, 井田次郎

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 119(12) 39-43 2019年4月22日
急峻なSSを持つ“PN-Body-Tied SOI-FET”のTCADを用いた過渡解析

森貴之, 井田次郎, 遠藤大貴

応用物理学会学術講演会講演予稿集 2019.1 2816-2816 2019年2月25日
招待講演急峻なSSを持つPN-Body Tied SOI-FETを用いたMOS Diode接続での特性および微小電圧整流実験 (シリコン材料・デバイス)—Characteristics and Ultralow Voltage Rectification Experiment on MOS Diode connection using Super Steep SS PN-Body Tied SOI-FET

百瀬駿, 井田次郎, 山田拓弥, 森貴之, 伊東健治, 石橋孝一郎, 新井康夫

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 118(291) 59-64 2018年11月

もっとみる

所属学協会

2023年1月 - 現在

IEEE
2017年10月 - 現在

電子情報通信学会
2017年9月 - 現在

応用物理学会

共同研究・競争的資金等の研究課題

新規デバイスを用いたニューロン回路のファンイン/ファンアウト増大に関する研究

日本学術振興会科学研究費助成事業若手研究若手研究 2021年4月 - 2026年3月

森貴之
Double Gate PN-Body Tied SOI-FETを用いた低消費電力ニューロン回路の研究開発

キオクシア株式会社 2020年度キオクシア奨励研究 2020年7月 - 2021年3月
新構造”PN-Body Tied SOI-FET”を用いた低消費電力ニューロン回路の研究開発

キオクシア株式会社 2018年度キオクシア奨励研究 2019年1月 - 2020年3月

産業財産権

特開2021-028943 半導体構造および半導体構造の制御方法

井田次郎, 森貴之

森貴之

基本情報

研究キーワード

経歴

学歴

委員歴

論文

MISC

所属学協会

共同研究・競争的資金等の研究課題

産業財産権

メニュー

共著者の一覧