小野貴継 (TAKATSUGU ONO) - マイポータル

基本情報

所属: 九州大学大学院システム情報科学研究院准教授

学位: 博士（工学）(2009年3月九州大学)

J-GLOBAL ID: 202001011793390252
researchmap会員ID: R000009618

経歴

2018年4月 - 現在

九州大学大学院システム情報科学研究院, 情報知能工学部門, 准教授
2015年4月 - 2018年3月

九州大学大学院システム情報科学研究院, I&Eビジョナリー特別部門, 助教
2010年4月 - 2015年3月

株式会社富士通研究所
2009年4月 - 2010年3月

独立行政法人日本学術振興会特別研究員（PD）
2008年4月 - 2009年3月

独立行政法人日本学術振興会特別研究員（DC2）

学歴

2006年4月 - 2009年3月

九州大学, 大学院システム情報科学府, 情報理学専攻博士後期課程
2004年4月 - 2006年3月

福岡大学, 大学院工学研究科, 電子情報工学専攻博士課程前期

委員歴

2024年 - 現在

IEEE Non-Volatile Memory Systems and Applications Symposium, Steering Committee
2019年 - 現在

電子情報通信学会ハードウェアセキュリティ研究専門委員会, 幹事
2018年 - 現在

情報処理学会システム・アーキテクチャ研究会, 運営委員
2016年 - 現在

東京大学大規模集積システム設計教育研究センター, 協力教員
2019年 - 2023年

IEEE Symposium on Low-Power and High-Speed Chips and Systems, Special Session Chair
2019年 - 2019年

The 16th Annual IFIP International Conference on Network and Parallel Computing, Publicity Chair
2015年 - 2019年

情報処理学会論文誌ジャーナル/JIP編集委員会小委員会（基盤グループ［Computing Group］）, 編集委員
2018年 - 2018年

IEEE/ACM International Symposium on Microarchitecture, Local Arrangements Chair
2014年 - 2018年

情報処理学会システム・アーキテクチャ研究会, 幹事
2015年 - 2016年

IEEE Computer Society Fukuoka Chapter, Treasurer

受賞

論文

Low-Power Half-Flux-Quantum based Counter Circuits for Cryogenic Quantum Computers.

Yuki Matsumoto, Teruo Tanimoto, Masamitsu Tanaka, Takatsugu Ono

QCE 1007-1013 2024年
A High-Throughput Multiply-Accumulate Unit With Long Feedback Loop Using Low-Voltage Rapid Single-Flux Quantum Circuits

Ikki Nagaoka, Ryota Kashima, Koki Ishida, Masamitsu Tanaka, Taro Yamashita, Takatsugu Ono, Koji Inoue, Akira Fujimaki

IEEE Transactions on Applied Superconductivity 33(3) 1-8 2023年4月
Evaluating floating-point multipliers with opto-electrical hybrid circuits.

Takumi Inaba, Takatsugu Ono, Koji Inoue, Satoshi Kawakami

Proceedings of the 20th ACM International Conference on Computing Frontiers(CF) 219-219 2023年
A Hybrid Opto-Electrical Floating-point Multiplier

Takumi Inaba, Takatsugu Ono, Koji Inoue, Satoshi Kawakami

2022 IEEE 15th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC) 2022年12月
An Edge Autonomous Lamp Control with Camera Feedback

Satoshi Matsushita, Teruo Tanimoto, Satoshi Kawakami, Takatsugu Ono, Koji Inoue

2022 IEEE 8th World Forum on Internet of Things (WF-IoT) 2022年10月26日
Demonstration of a 52-GHz Bit-Parallel Multiplier Using Low-Voltage Rapid Single-Flux-Quantum Logic

Ikki Nagaoka, Koki Ishida, Masamitsu Tanaka, Kyosuke Sano, Taro Yamashita, Takatsugu Ono, Koji Inoue, Akira Fujimaki

IEEE Transactions on Applied Superconductivity 31(5) 1-5 2021年8月
Superconductor Computing for Neural Networks.

Koki Ishida, Ilkwon Byun, Ikki Nagaoka, Kosuke Fukumitsu, Masamitsu Tanaka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Jangwoo Kim, Koji Inoue

IEEE Micro 41(3) 19-26 2021年
Architecting an Extremely Fast Neural Processing Unit Using Superconducting Logic Devices

Koki Ishida, Il-Kwon Byun, Ikki Nagaoka, Kosuke Fukumitsu, Masamitsu Tanaka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Jangwoo Kim, Koji Inoue

The 53rd IEEE/ACM International Symposium on Microarchitecture 2020年10月査読有り
32 GHz 6.5 mW Gate-Level-Pipelined 4-Bit Processor using Superconductor Single-Flux-Quantum Logic

Koki Ishida, Masamitsu Tanaka, Ikki Nagaoka, Takatsugu Ono, Satoshi Kawakami, Teruo Tanimoto, Akira Fujimaki, Koji Inoue

2020 IEEE Symposium on VLSI Circuits 1-2 2020年6月査読有り
車両軌道計画問題を対象としたマルチコアプロセッサによるC/GMRES演算高速処理実装法

坂田昂亮, 湯野剛史, 小野貴継, 川邊武俊

自動車技術会論文集 51(3) 497-502 2020年5月査読有り
Enhancing a manycore-oriented compressed cache for GPGPU

Keitaro Oka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Koji Inoue

Proceedings of the International Conference on High Performance Computing in Asia-Pacific Region 22-31 2020年1月15日査読有り
SuperNPU: An Extremely Fast Neural Processing Unit Using Superconducting Logic Devices.

Koki Ishida, Ilkwon Byun, Ikki Nagaoka, Kosuke Fukumitsu, Masamitsu Tanaka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Jangwoo Kim, Koji Inoue

53rd Annual IEEE/ACM International Symposium on Microarchitecture(MICRO) 58-72 2020年
Evaluating the Impact of Energy Efficient Networks on HPC Workloads

Giorgis Georgakoudis, Nikhil Jain, Takatsugu Ono, Koji Inoue, Shinobu Miwa, Abhinav Bhatele

2019 IEEE 26th International Conference on High Performance Computing, Data, and Analytics (HiPC) 301-310 2019年12月査読有り
F-LaaS: A Control-Flow-Attack Immune License-as-a-Service Model

Sandeep Kumar, Diksha Moolchandani, Takatsugu Ono, Smruti R. Sarangi

2019 IEEE International Conference on Services Computing (SCC) 2019年7月査読有り
Critical Path Based Microarchitectural Bottleneck Analysis for Out-of-Order Execution

Teruo TANIMOTO, Takatsugu ONO, Koji INOUE

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E102.A(6) 758-766 2019年6月1日査読有り
ナノフォトニック・ニューラルネットワークアクセラレータ向け統合評価環境

川上哲志, 小野貴継, 納富雅也, 井上弘士

電子情報通信学会論文誌 J102-A(6) 182-193 2019年6月査読有り
Radio Propagation Characteristics-based Spoofing Attack Prevention on Wireless Connected Devices

Mihiro Sonoyama, Takatsugu Ono, Haruichi Kanaya, Osamu Muta, Smruti R. Sarangi, Koji Inoue

Journal of Information Processing 27 322-334 2019年2月査読有り
Situation-Based Dynamic Frame-Rate Control for on-Line Object Tracking

Yusuke Inoue, Takatsuau Ono, Koji Inouer

2018 International Japan-Africa Conference on Electronics, Communications and Computations (JAC-ECC) 129-132 2018年12月査読有り
Improving Lifetime in MLC Phase Change Memory Using Slow Writes

Takatsugu Ono, Zhe Chen, Koji Inoue

2018 International Japan-Africa Conference on Electronics, Communications and Computations (JAC-ECC) 65-68 2018年12月査読有り筆頭著者
Parallel Precomputation with Input Value Prediction for Model Predictive Control Systems

Satoshi KAWAKAMI, Takatsugu ONO, Toshiyuki OHTSUKA, Koji INOUE

IEICE Transactions on Information and Systems E101.D(12) 2864-2877 2018年12月1日査読有り

もっとみる

MISC

単一磁束量子プロセッサ向けキャッシュメモリ構成法の検討と定量的評価

鴨志田圭吾, 石川伊織, 羽野祐太, 川上哲志, 谷本輝夫, 小野貴継, 田中雅光, 藤巻朗, 井上弘士

情報処理学会研究報告(Web) 2022(ARC-249) 2022年
単純再帰型ニューラルネットワーク向けナノフォトニックアクセラレータの設計

佐藤英人, 川上哲志, 岡慶太朗, 谷本輝夫, 小野貴継, 井上弘士

情報処理学会研究報告(Web) 2021(ARC-245) 2021年
単一磁束量子回路によるビット幅可変加減算器の設計と評価

石川伊織, 長岡一起, 石田浩貴, 石田浩貴, 福光孝介, 岡慶太郎, 田中雅光, 川上哲志, 谷本輝夫, 小野貴継 …

情報処理学会研究報告(Web) 2021(ARC-246) 2021年
超伝導ニューラルネットワーク・アクセラレータのアーキテクチャ探索を目的とした電力性能モデリング

石田浩貴, BYUN Ilkwon, 長岡一起, 福光孝介, 田中雅光, 川上哲志, 谷本輝夫, 小野貴継, 藤巻朗, KIM Jangwoo …

情報処理学会研究報告(Web) 2021(ARC-244) 2021年
オイラー動画像誇張処理を対象としたCPU-FPGAハイブリッドシステムの実装と評価

上野麟, 谷本輝夫, 後藤孝行, 丸岡晃, 川上哲志, 小野貴継, 飯塚拓郎, 井上弘士

情報処理学会研究報告(Web) 2021(ARC-244) 2021年
オイラー動画像誇張処理を対象としたHalideを用いたFPGA加速実行の設計と実装評価

上野麟, 谷本輝夫, 後藤孝行, 丸岡晃, 川上哲志, 小野貴継, 飯塚拓郎, 井上弘士

情報処理学会研究報告(Web) 2020(ARC-241) 2020年
アーキテクチャ探索を目的とした単一磁束量子回路の電力効率モデリング

福光孝介, 石田浩貴, 長岡一起, 田中雅光, 川上哲志, 谷本輝夫, 小野貴継, 藤巻朗, 井上弘士

情報処理学会研究報告(Web) 2020(ARC-242) 2020年
交差点における渋滞長の時間発展の信号現示同期型離散時間モデルの作成 : 車両と歩行者の交通量調査に基づく手法—Signal-Cycle-Driven Discrete-Time Model of Time Evolution of Congestion Length at an Intersection : Based on Measured Traffic Behavior of Cars and Pedestrians—制御研究会データ駆動制御および制御技術一般

安田航基, 野村拓未, 菅野嵩史, 張鵬, 湯野剛史, 東川甲平, 小野貴継, 廣田正樹, 庄山正仁, 川邊武俊

電気学会研究会資料. CT / 制御研究会 [編] 2019(94-100) 17-20 2019年6月29日
データ圧縮に基づくGPU向け高性能キャッシュアーキテクチャの提案

岡慶太郎, 川上哲志, 谷本輝夫, 小野貴継, 井上弘士

情報処理学会研究報告(Web) 2019(ARC-236) 2019年
光アプロキシメートコンピューティングの実現に向けた電力性能解析

川上哲志, 谷本輝夫, 北翔太, 北翔太, 新家昭彦, 新家昭彦, 小野貴継, 納富雅也, 納富雅也, 井上弘士

情報処理学会研究報告(Web) 2019(ARC-237) 2019年
アウトオブオーダプロセッサのクリティカルパス解析に基づくボトルネック命令チェーン抽出手法の提案

谷本輝夫, 小野貴継, 井上弘士

情報処理学会研究報告(Web) 2018(ARC-232) 2018年
単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた要素回路設計 (超伝導エレクトロニクス)

畑中湧貴, 松井裕一, 田中雅光, 佐野京佑, 藤巻朗, 石田浩貴, 小野貴継, 井上弘士

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(171) 37-42 2017年8月9日
電力性能推定を目的としたインターコネクト・シミュレータTraceRPの開発

小野貴継, 垣深悠太, 三輪忍, 井上弘士

情報処理学会研究報告(Web) 2017(HPC-161) 2017年
ナノフォトニックコンピューティングの性能限界

川上哲志, 浅井里奈, 小野貴継, 本田宏明, 井上弘士, 北翔太, 北翔太, 納富雅也, 納富雅也

電子情報通信学会技術研究報告 117(153(CPSY2017 16-39)) 2017年
単一磁束量子回路を用いたシフトレジスタ型キャッシュメモリ・アーキテクチャの提案 (電子部品・材料) -- (デザインガイア2016 : VLSI設計の新しい大地)

石田浩貴, 田中雅光, 小野貴継, 井上弘士

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(333) 39-44 2016年11月29日
アウトオブオーダ命令実行の依存グラフ表現に関する考察 (コンピュータシステム)

谷本輝夫, 佐々木広, 小野貴継, 井上弘士

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(177) 63-70 2016年8月8日
受信信号強度を用いたデバイス認証方式における攻撃可能条件の定式化 (コンピュータシステム)

藤井達也, 小野貴継, 金谷晴一, 井上弘士

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(177) 139-146 2016年8月8日
モデル予測制御を対象としたメニーコアプロセッサ向け投機実行法の制御性能評価 (VLSI設計技術)

藤井卓, 小野貴継, 井上弘士

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(398) 49-54 2016年1月19日
ナノフォトニック・ニューラルアクセラレーション構想

川上哲志, 磯部聖, 浅井里奈, 小野貴継, 本田宏明, 井上弘士, 納富雅也, 納富雅也

電子情報通信学会技術研究報告 116(336(CPSY2016 52-56)) 2016年
可飽和吸収体の利用を前提としたナノフォトニック・ニューラルアクセラレータ向け活性化関数の評価

磯部聖, 川上哲志, 小野貴継, 井上弘士, 納富雅也, 納富雅也

電子情報通信学会技術研究報告 116(336(CPSY2016 52-56)) 2016年

もっとみる

講演・口頭発表等

コンピュータ・アーキテクチャのセキュリティ技術動向

小野貴継

Small-workshop on Communications between Academia and Industry for Security 2019年1月招待有り
A Network Simulator for On/Off Links of Large-Scale Interconnection Networks

Takatsugu Ono

NII Shonan Meeting Seminar 134 Advances in Heterogeneous Computing from Hardware to Software 2018年9月招待有り
Extending A Network Simulator for Power/Performance Prediction of Large Scale Interconnection Networks

Takatsugu Ono, Yuta Kakibuka, Nikhil Jain, Abhinav Bhatele, Shinobu Miwa, Koji Inoue

Modeling and Simulation of HPC Architectures and Applications held in conjunction with SIAM Conference on Parallel Processing for Scientific Computing 2018年3月招待有り
Logic Design of a Single-Flux-Quantum Gate-Level-Pipelined Microprocessor

Koki Ishida, Masamitsu Tanaka, Takatsugu Ono, Koji Inoue

Superconducting SFQ VLSI Workshop 2017年2月招待有り
Energy-Efficient, High-Performance Microprocessors Based onSingle-Flux-Quantum Logic

Masamitsu Tanaka, Ryo Sato, Yuki Hatanaka, Yuki Ando, Takahiro Kawaguchi, Koki Ishida, Akira Fujimaki, Kazuyoshi Takagi, Naofumi Takagi, Takatsugu Ono, Koji Inoue

29th International Symposium on Superconductivity 2016年12月招待有り
Challenges in Power Constrained High Performance Computing

Koji Inoue, Yuichi Inadomi, Takatsugu Ono

2nd Annual Meeting on Advanced Computing System and Infrastructure 2016年1月招待有り

所属学協会

共同研究・競争的資金等の研究課題

Josephson photomultiplierを用いた量子ビット読み出し方式に関する研究

日本学術振興会科学研究費助成事業基盤研究(B) 2024年4月 - 2028年3月

小野貴継, 谷本輝夫
光基盤と応用の最適結合を実現するシステム構造研究

日本学術振興会科学研究費助成事業学術変革領域研究(A) 2022年6月 - 2027年3月

川上哲志, 小野貴継, VARGAS DANILO
ポストムーア時代を見据えた超伝導コンピューティング技術の創成と展開

日本学術振興会科学研究費助成事業基盤研究(A) 2022年4月 - 2026年3月

井上弘士, 田中雅光, 川上哲志, 谷本輝夫, 廣川真男, 小野貴継
デバイスの消耗を活用した動作時限付きシステムアーキテクチャの研究

日本学術振興会科学研究費助成事業挑戦的研究(萌芽) 挑戦的研究(萌芽) 2019年6月 - 2022年3月

小野貴継
ポストムーア時代を支える100ギガヘルツ級時空間超伝導コンピューティング

日本学術振興会科学研究費助成事業基盤研究(A) 基盤研究(A) 2019年4月 - 2022年3月

井上弘士, 松永裕介, 田中雅光, 岩下武史, 谷本輝夫, 小野貴継
組込みシステムに対するサイドチャネル攻撃耐性に関する研究

日本電信電話株式会社 2019年5月 - 2021年3月
データセンタにおけるPCMの寿命制御方式に関する研究

日本学術振興会科学研究費助成事業若手研究(B) 若手研究(B) 2016年4月 - 2019年3月

小野貴継, 陳哲
高速かつ正確なメモリ・アーキテクチャ評価手法に関する研究

日本学術振興会科学研究費助成事業特別研究員奨励費特別研究員奨励費 2008年 - 2009年

小野貴継

小野貴継

基本情報

経歴

学歴

委員歴

受賞

論文

MISC

講演・口頭発表等

所属学協会

共同研究・競争的資金等の研究課題

メニュー

共著者の一覧