飯塚哲也 (Tetsuya Iizuka) - マイポータル

基本情報

所属: 東京大学大学院工学系研究科電気系工学専攻教授

学位: 博士(工学)(東京大学)

J-GLOBAL ID: 201501079171981949
researchmap会員ID: B000245148

外部リンク

研究キーワード

研究分野

経歴

2025年4月 - 現在

東京大学, 大学院工学系研究科電気系工学専攻, 教授
2019年10月 - 2025年3月

東京大学大学院工学系研究科, システムデザイン研究センター, 准教授
2015年4月 - 2019年9月

東京大学, 大規模集積システム設計教育研究センター, 准教授
2013年4月 - 2015年3月

カリフォルニア大学ロサンゼルス校, Dept. of Electrical Engineering, 客員研究員
2011年4月 - 2015年3月

東京大学, 大学院工学系研究科電気系工学専攻, 講師
2011年2月 - 2011年3月

東京大学, 大学院工学系研究科電気系工学専攻, 助教
2009年4月 - 2011年1月

東京大学, 大規模集積システム設計教育研究センター, 助教
2007年4月 - 2009年3月

ザインエレクトロニクス株式会社
2004年4月 - 2007年3月

日本学術振興会特別研究員(DC1)

主要な受賞

2025年3月

研究科長表彰研究部門, 東京大学大学院工学系研究科

飯塚哲也
2025年3月

令和6年度矢崎学術賞功績賞, 高速・高効率通信システム向けアナログ集積回路技術の研究と新物性デバイスへの展開, 公益財団法人矢崎科学技術振興記念財団

飯塚哲也
2019年4月

第18回船井学術賞, 時間領域信号処理による高精度・高効率集積回路設計技術に関する研究, （公財）船井情報科学振興財団

飯塚哲也
2019年3月

2018年度エレクトロニクスソサイエティ活動功労表彰, 電子情報通信学会

飯塚哲也
2019年3月

ベストティーチングアワード, 東京大学工学部

飯塚哲也
2019年1月

第13回わかしゃち奨励賞応用研究部門最優秀賞, 高信頼ハードウェアのための高精度磁界計測・解析技術開発, 愛知県産業労働部産業科学技術課

飯塚哲也
2018年3月

第21 回丸文研究奨励賞, 時間モードによる高精度信号処理集積回路の研究, （一財）丸文財団

飯塚哲也

もっとみる

主要な論文

165

A Fractional-N Cascaded PLL With MMD-Based Quantization-Error Cancellation

Haoming Zhang, Yuyang Zhu, Masaru Osada, Tetsuya Iizuka

IEEE JOURNAL OF SOLID-STATE CIRCUITS 60(12) 4543-4556 2025年8月15日査読有り最終著者責任著者
Optimization of DTC-Based and Harmonic-Mixer-Based Fractional-N PLLs: Comparative Analysis of Jitter and Power Trade-Offs

Yuyang Zhu, Masaru Osada, Haoming Zhang, Tetsuya Iizuka

IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS 72(8) 3872-3885 2025年8月査読有り最終著者責任著者
Hardware-friendly implementation of physical reservoir computing with CMOS-based time-domain analog spiking neurons

Nanako Kimura, Ckristian Duran, Zolboo Byambadorj, Ryosho Nakane, Tetsuya Iizuka

NEUROMORPHIC COMPUTING AND ENGINEERING 5(2) 2025年6月1日査読有り最終著者責任著者
A 96fsrms-Jitter, -70.6dBc-Fractional-Spur Cascaded PLL Employing Two MMDs with Shared DSM for Quantization Noise Cancellation.

Haoming Zhang, Yuyang Zhu, Masaru Osada, Tetsuya Iizuka

IEEE International Solid-State Circuits Conference(ISSCC) 1-3 2025年2月査読有り最終著者
Fully-Standard-Cell-Based Synthesizable Charge-Redistribution SAR ADCs and P&R-Based Layout Automation Framework

Shuowei Li, Ckristian Duran, Ritaro Takenaka, Tetsuya Iizuka

IEEE ACCESS 13 83450-83469 2025年査読有り最終著者責任著者
A Harmonic-Mixer-Based Fractional-N PLL Employing Voltage-Domain Feed-Forward Noise Cancellation

Haoming Zhang, Masaru Osada, Yuyang Zhu, Tetsuya Iizuka

IEEE JOURNAL OF SOLID-STATE CIRCUITS 60(8) 2820-2831 2024年12月17日査読有り最終著者責任著者
Systematic Equation-Based Design of a 10-Bit, 500-MS/s Single-Channel SAR A/D Converter With 2-GHz Resolution Bandwidth

Tetsuya Iizuka, Ritaro Takenaka, Hao Xu, Asad A. Abidi

IEEE OPEN JOURNAL OF THE SOLID-STATE CIRCUITS SOCIETY 4 147-162 2024年査読有り招待有り筆頭著者責任著者
A Fractional-N Ring PLL Using Harmonic-Mixer-Based Dual Feedback and Split-Feedback Frequency Division With Phase-Domain Filtering

Masaru Osada, Zule Xu, Zunsong Yang, Tetsuya Iizuka

IEEE Journal of Solid-State Circuits 59(7) 2171-2184 2024年査読有り最終著者
Experimental demonstration of position-controllable topological interface states in high-frequency Kitaev topological integrated circuits

Tetsuya Iizuka, Haochen Yuan, Yoshio Mita, Akio Higo, Shun Yasunaga, Motohiko Ezawa

Communications Physics 6(1) 2023年12月査読有り筆頭著者責任著者
Comprehensive Analysis of Distortion in the Passive FET Sample-and-Hold Circuit

Tetsuya Iizuka, Takaaki Ito, Asad A. Abidi

IEEE Transactions on Circuits and Systems I: Regular Papers 65(4) 1-17 2018年4月1日査読有り招待有り筆頭著者責任著者
FET-R-C Circuits: A Unified Treatment-Part II: Extension to Multi-Paths, Noise Figure, and Driving-Point Impedance

Tetsuya Iizuka, Asad A. Abidi

IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS 63(9) 1337-1348 2016年9月査読有り筆頭著者責任著者
FET-R-C Circuits: A Unified Treatment-Part I: Signal Transfer Characteristics of a Single-Path

Tetsuya Iizuka, Asad A. Abidi

IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS 63(9) 1325-1336 2016年9月査読有り筆頭著者責任著者

もっとみる

主要なMISC

Universal quantum computer based on Carbon Nanotube Rotators

Motohiko Ezawa, Shun Yasunaga, Tetsuya Iizuka, Akio Higo, Yoshio Mita

2022年11月29日

もっとみる

主要な書籍等出版物

Slow Electronics with Reservoir Computing

Isao H. Inoue (担当:分担執筆, 範囲:Chapter 4)

Springer 2025年11月 (ISBN: 9789819683833)
アナログCMOS集積回路の設計第2版応用編

Razavi, Behzad, 黒田, 忠広 (担当:共訳, 範囲:第11章)

丸善出版 2025年5月 (ISBN: 9784621310373)
アナログRF CMOS集積回路設計応用編

STARC教育推進室, 浅田邦博, 松澤昭 (担当:分担執筆, 範囲:第16章、第22章)

培風館 2011年2月 (ISBN: 4563067679)

もっとみる

主要な講演・口頭発表等

Harmonic-Mixer-Based Fractional-N Phase-Locked Loops

Tetsuya Iizuka

IEEE Asian Solid-State Circuits Conference (A-SSCC) 2025年11月2日招待有り
Fractional-N Phase-Locked Loops Using Harmonic-Mixer-Based Feedback and Noise Cancellation

Tetsuya Iizuka

IEEE European Solid-State Electronics Research Conference (ESSERC) 2025年9月8日招待有り
Phase-Locked Loops: Large-Effort-Calibrated Versus Calibration-Less PLLs; Which design approach to take?

Tetsuya Iizuka

IEEE Symposium on VLSI Circuits Workshop: High-Performance Mixed-Signal Circuit Recent Art Balancing the Analog vs. Digital 2024年6月16日招待有り
Time-Domain Approach for Analog Circuits: Fine-Resolution TDC and Quick-Start CDR Circuits

Tetsuya Iizuka, Kunihiro Asada

IEEE International Conference on Advanced Technologies for Communications (ATC) 2018年10月招待有り
Sampling Circuits: Unified treatment of S/H, mixer, and sampling oscilloscope front-ends

Tetsuya Iizuka, Asad A. Abidi

IEEE International Conference on Microelectronic Test Structures (ICMTS) 2016年3月招待有り