史又華 (Youhua Shi) - マイポータル

基本情報

所属: 早稲田大学理工学術院基幹理工学部教授

学位: 博士（工学）(早稲田大学)

研究者番号: 70409655
J-GLOBAL ID: 200901072554141519
researchmap会員ID: 5000098522

外部リンク: http://www.eps.sci.waseda.ac.jp/teachers_popup/shi.html

研究キーワード

高信頼性設計、エネルギーハーベスティング回路設計、AIハードウェア設計

研究分野

学歴

- 2005年

早稲田大学, 工学研究科, 電子・情報通信学

受賞

2020年11月

APCCAS Best Student Paper Award
2012年11月

IEEK Best Paper Award

主要な論文

Bennet's Doubler-Extended Converter With Optimized Bias for Enhanced Energy Extraction From Triboelectric Nanogenerators

Yirui Su, Youhua Shi

IEEE Transactions on Power Electronics 2025年9月
A Novel Security Threat Model for Automated AI Accelerator Generation Platforms

Chao Guo, Youhua Shi

IEEE Access 2025年
DSE-Based Hardware Trojan Attack for Neural Network Accelerators on FPGAs

Chao Guo, Masao Yanagisawa, Youhua Shi

IEEE Transactions on Neural Networks and Learning Systems 2024年10月
A Dual-Output Rectifier-Based Self-Powered Interface Circuit for Triboelectric Nanogenerators

Yirui Su, Masao Yanagisawa, Youhua Shi

IEEE Transactions on Power Electronics 39(6) 6630-6634 2024年6月1日
Transition Detector-Based Radiation-Hardened Latch for Both Single- And Multiple-Node Upsets

Saki Tajima, Masao Yanagisawa, Youhua Shi

IEEE Transactions on Circuits and Systems II: Express Briefs 67(6) 1114-1118 2020年6月
Robust secure scan design against scan-based differential cryptanalysis

Youhua Shi, Nozomu Togawa, Masao Yanagisawa, Tatsuo Ohtsuki

IEEE Transactions on Very Large Scale Integration (VLSI) Systems 20(1) 176-181 2012年1月
Improved launch for higher TDF coverage with fewer test patterns

Youhua Shi, Nozomu Togawa, Masao Yanagisawa, Tatsuo Ohtsuki

IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 29(8) 1294-1299 2010年8月

もっとみる

MISC

106

Energy-efficient and Real-time FPGA-based YOLOv6 accelerator for Object Detection

情報処理学会 DAシンポジウム 129-134 2023年8月査読有り最終著者責任著者
Optimizing Hardware-Friendly Object Detection Network for Edge Devices

情報処理学会 DAシンポジウム 124-128 2023年8月査読有り最終著者責任著者
エッジデバイス搭載可能なAttention Moduleを用いた動的手話認識システム

孟悦捷, 柳澤政生, 史又華

人工知能学会第37回全国大会 2023年7月査読有り最終著者責任著者
Attention Mask によるディープフェイク動画像の検出

小野尚紀, 史又華

人工知能学会第37回全国大会 2023年7月査読有り最終著者責任著者
TFNNを用いた音声感情認識システムに関する考察

新崎正人, 柳澤政生, 史又華

人工知能学会, 第121回人工知能基本問題研究会 2022年9月
自立駆動可能な摩擦帯電エネルギーハーベスティング回路の設計

山本圭乃, 蘇怡瑞, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 35 53-58 2022年8月査読有り
人の動作によるエネルギーハーベスティングのための圧電素子の実機実験

山口航, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 35 263-268 2022年8月査読有り
リーク削減による低消費電力SRAMの設計—A low power SRAM design with leakage power reduction

伊藤卓, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 31 197-202 2018年5月査読有り
低周波圧電エネルギーハーベスティングにおけるMOSs SP-SSHI手法—MOSs SP-SSHI for low frequency piezoelectric energy harvesting

杉山貴紀, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 31 86-91 2018年5月査読有り
CNNに対する概算加算器の適用と評価—Application and evaluation of CNN with approximate adders

井上雄太, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 31 191-196 2018年5月査読有り
C-elementを用いたソフトエラー耐性をもつSHCラッチの設計

田島咲季, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 30 214-219 2017年5月11日査読有り
内部ノードを利用したソフトエラー検出ラッチの設計

中垣直道, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 30 220-225 2017年5月11日査読有り
最大エラー距離に基づくGeAr回路の最適化

早水謙, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 30 7-12 2017年5月11日査読有り
自己動力型スイッチング磁気変圧回路を用いたエネルギーハーベスティングシステム

川合洋平, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 30 1-6 2017年5月11日査読有り
高速かつ低電力なソフトエラー耐性をもつFast-SEHラッチの設計

田島咲季, 史又華, 戸川望, 柳澤政生

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 29 220-224 2016年5月12日査読有り
タイミングエラー耐性を持つAES暗号回路の設計 (VLSI設計技術)

吉田慎之介, 史又華, 柳澤政生

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(465) 73-78 2016年2月29日
悪意ある機能を無効化する内部ハードウェアトロイ認証 (VLSI設計技術)

大屋優, 史又華, 柳澤政生

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(465) 79-84 2016年2月29日
ゲートレベルネットリストの脆弱性を表現する指標 (ディペンダブルコンピューティング)

大屋優, 史又華, 山下哲孝

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(339) 141-146 2015年12月1日
ゲートレベルネットリストの脆弱性を表現する指標 (VLSI設計技術)

大屋優, 史又華, 山下哲孝

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(338) 141-146 2015年12月1日
15nmプロセスにおける低電力な耐ソフトエラーラッチの設計 (VLSI設計技術)

田島咲季, 史又華, 戸川望

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(338) 123-127 2015年12月1日

もっとみる

講演・口頭発表等

CNNに対する概算加算器の適用と評価

井上雄太, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 2018年5月17日
リーク削減による低消費電力SRAMの設計

伊藤卓, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 2018年5月17日
低周波圧電エネルギーハーベスティングにおけるMOSs SP-SSHI手法

杉山貴紀, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 2018年5月17日
Soft error tolerant latch designs with low power consumption (invited paper)

Saki Tajima, Nozomu Togawa, Masao Yanagisawa, Youhua Shi

Proceedings of International Conference on ASIC 2018年1月8日
A low cost and high speed CSD-based symmetric transpose block FIR implementation

Jinghao Ye, Youhua Shi, Nozomu Togawa, Masao Yanagisawa

Proceedings of International Conference on ASIC 2018年1月8日
内部ノードを利用したソフトエラー検出ラッチの設計

中垣直道, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 2017年5月11日
C-elementを用いたソフトエラー耐性をもつSHCラッチの設計

田島咲季, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 2017年5月11日
最大エラー距離に基づくGeAr回路の最適化

早水謙, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 2017年5月11日
自己動力型スイッチング磁気変圧回路を用いたエネルギーハーベスティングシステム

川合洋平, 戸川望, 柳澤政生, 史又華

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 2017年5月11日
Improved monitoring-path selection algorithm for suspicious timing error prediction based timing speculation

Shinnosuke Yoshida, Youhua Shi, Masao Yanagisawa, Nozomu Togawa

Proceedings - 2015 IEEE 11th International Conference on ASIC, ASICON 2015 2016年7月21日
A low-power soft error tolerant latch scheme

Saki Tajima, Youhua Shi, Nozomu Togawa, Masao Yanagisawa

Proceedings - 2015 IEEE 11th International Conference on ASIC, ASICON 2015 2016年7月21日
In-situ Trojan authentication for invalidating hardware-Trojan functions

Masaru Oya, Youhua Shi, Masao Yanagisawa, Nozomu Togawa

Proceedings - International Symposium on Quality Electronic Design, ISQED 2016年5月25日
A delay variation and floorplan aware high-level synthesis algorithm with body biasing

Koki Igawa, Youhua Shi, Masao Yanagisawa, Nozomu Togawa

Proceedings - International Symposium on Quality Electronic Design, ISQED 2016年5月25日
高速かつ低電力なソフトエラー耐性をもつFast-SEHラッチの設計

田島咲季, 史又華, 戸川望, 柳澤政生

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 2016年5月12日
A process-variation-aware multi-scenario high-level synthesis algorithm for distributed-register architectures

Koki Igawa, Youhua Shi, Masao Yanagisawa, Nozomu Togawa

International System on Chip Conference 2016年2月12日
Scan-based side-channel attack against symmetric key ciphers using scan signatures

Mika Fujishiro, Youhua Shi, Masao Yanagisawa, Nozomu Togawa

Proceedings of the 2015 IEEE International Conference on Electron Devices and Solid-State Circuits, EDSSC 2015 2015年9月30日
FPGA-based SHA-3 acceleration on a 32-bit processor via instruction set extension

Yi Wang, Youhua Shi, Chao Wang, Yajun Ha

Proceedings of the 2015 IEEE International Conference on Electron Devices and Solid-State Circuits, EDSSC 2015 2015年9月30日
A floorplan-aware high-level synthesis technique with delay-variation tolerance

Kazushi Kawamura, Yuta Hagio, Youhua Shi, Nozomu Togawa

Proceedings of the 2015 IEEE International Conference on Electron Devices and Solid-State Circuits, EDSSC 2015 2015年9月30日
A universal delay line circuit for variation resilient IC with self-calibrated time-to-digital converter

Shuai Shao, Youhua Shi, Wentao Dai, Jianyi Meng, Weiwei Shan

Proceedings of the 2015 IEEE International Conference on Electron Devices and Solid-State Circuits, EDSSC 2015 2015年9月30日
A Score-Based Classification Method for Identifying Hardware-Trojans Inserted/Free Gate-Level Netlists

2015年3月11日

もっとみる

所属学協会

共同研究・競争的資金等の研究課題

高効率な自立電源エネルギーハーベスティング回路の研究開発

日本学術振興会科学研究費助成事業基盤研究(C) 2018年4月 - 2021年3月

史又華
超低消費電力設計における遅延テスト設計技術に関する研究

科学研究費助成事業(早稲田大学) 科学研究費助成事業(若手研究(B)) 若手研究(B) 2011年 - 2013年

史又華
暗号処理向け組み込みLSIとそのテスト設計環境の構築

科学研究費助成事業(早稲田大学) 科学研究費助成事業(基盤研究(C)) 基盤研究(C) 2009年 - 2011年

柳澤政生, 奈良竜太, 史又華
フォールパス自動検出および過剰テスト緩和の合成システムに関する研究

科学研究費助成事業(早稲田大学) 科学研究費助成事業(若手研究(B)) 若手研究(B) 2007年 - 2009年

史又華
タイミングエラー予測によるばらつき耐性を有するLSI設計技術に関する研究

科学研究費助成事業(早稲田大学) 科学研究費助成事業(基盤研究(C)) 基盤研究(C)

産業財産権

WO2014-132843 信号処理装置および信号処理方法

史又華, 戸川望, 柳澤政生, 五十嵐博昭
特開2014-038294 故障攻撃検出回路および暗号処理装置

戸川望, 五十嵐博昭, 史又華

史又華

基本情報

研究キーワード

研究分野

学歴

受賞

主要な論文

MISC

講演・口頭発表等

所属学協会

共同研究・競争的資金等の研究課題

産業財産権

メニュー

共著者の一覧