趙謙 (Zhao Qian) - マイポータル

基本情報

所属: 九州工業大学大学院情報工学研究院情報・通信工学研究系助教

J-GLOBAL ID: 201601006856705155
researchmap会員ID: 7000017145

研究分野

経歴

2018年3月 - 現在

九州工業大学, 大学院情報工学研究院情報創成工学研究系, 助教
2014年4月 - 2018年3月

熊本大学大学院自然科学研究科学術研究員

学歴

2011年4月 - 2014年3月

熊本大学, 自然科学研究科, 情報電気電子工学専攻博士後期課程
2009年4月 - 2011年3月

熊本大学, 自然科学研究科, 情報電気電子工学専攻博士前期課程

論文

Reconfigurable Neural Network Accelerator and Simulator for Model Implementation

NAKAHARA Yasuhiro, KIYAMA Masato, AMAGASAKI Motoki, ZHAO Qian, IIDA Masahiro

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E105.A(3) 448-458 2022年3月1日
An eFPGA Generation Suite with Customizable Architecture and IDE

KUGA Morihiro, ZHAO Qian, NAKAZATO Yuya, AMAGASAKI Motoki, IIDA Masahiro

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences advpub 2022年
Automation of Domain-specific FPGA-IP Generation and Test

Yuya Nakazato, Motoki Amagasaki, Qian Zhao, Masahiro Iida, Morihiro Kuga

Proceedings of the 11th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies 2021年6月21日
Architecture-aware Cost Function for 3D FPGA Placement Using Convolutional Neural Network

Q. Zhao, M. Amagasaki, M. Iida, T. Yoshida

Proceedings of the Eighth International Symposium on Computing and Networking 2020年11月査読有り筆頭著者
A Microcode-based Control Unit for Deep Learning Processors

Qian Zhao, Yasuhiro Nakahara, Motoki Amagasaki, Masahiro Iida, Takaichi Yoshida

2020 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW) 139-142 2020年5月査読有り筆頭著者
EVALUATION OF ROUTING AREA REDUCTION FOR FINE-GRAINED OVERLAY VIRTUAL FPGA

Theingi Myint, Ito Takanori, Motoki Amagasaki, Qian Zhao, Masahiro Iida

International Journal of Innovative Computing, Information and Control (IJICIC) 2020年2月査読有り
Routing Resources Reduction of Virtual FPGA for Specific Application Sets

Myint Theingi, Takanori Ito, Amagasaki Motoki, Zhao Qian, Iida Masahiro

International Journal of Innovative Computing, Information and Control 16(01) 395 2020年
A SLM-based Overlay Architecture for Fine-grained Virtual FPGA

Theingi Myint, Motoki Amagasaki, Qian Zhao, Masahiro Iida

IEICE Electronics Express (ELEX) 2019年12月査読有り
A pre-routing net wirelength prediction method using an optimized convolutional neural network

Ryota Watanabe, Yuki Katsuda, Qian Zhao, Takaichi Yoshida

Proceedings - 2019 7th International Symposium on Computing and Networking Workshops, CANDARW 2019 115-120 2019年11月1日
A Novel SLM-based Virtual FPGA Overlay Architecture

Theingi Myint, Motoki Amagasaki, Qian Zhao, Masahiro Iida, Masato Kiyama

Proc. of IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip(IEEE MCSoC-2019) 2019年10月査読有り
Implementation of FPGA building platform as a cloud service （共著）

Ryota Watanabe, Saika Ura, Qian Zhao, Takaichi Yoshida

International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies 2019年6月6日査読有り
A Platform-as-a-Service System for FPGA Education and Development （共著）

Qian Zhao, Takaichi Yoshida

CompEd 2019 - Proceedings of the ACM Conference on Global Computing Education 2019年5月9日査読有り
Performance Evaluation of Fine-grained Virtual FPGA Based on SLM Architecture

Theingi. Mint, Motoki Amagasaki, Qian Zhao, Masahiro Iida, Morihiro Kuga

Proc. of IEEE Symposium on COOL Chips 22 2019年4月査読有り
A Resource Reduced Application-Specific FPGA Switch

Proc. of 15th International Symposium on Applied Reconfigurable Computing 58-67 2019年4月査読有り
Resources Utilization of Fine-grained Overlay Architecture

Theingi Myint, Qian Zhao, Motoki Amagasaki, Masahiro Iida, Toshinori Sueyoshi

信学技報RECONF2018-37 118(340) 15-20 2018年12月
An Adaptable Scheduling for Self-Reconfigurable Objects

Mahdilllah, Shinya Nakayama, Qian Zhao, Takaichi Yoshida

Sustainable Computation Systems Workshop 2018年11月査読有り
A Case Study on Complex Event Processing over low cost ARM+FPGA Boards

Hendarmawan, Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga, Toshinori Sueyoshi

信学技報RECONF2018-21 118(215) 13-18 2018年9月
FPGAの高速シリアル通信を用いたクラスタコンピューティング環境の一検討

高木大智, 趙謙, 久我守弘, 尼崎太樹, 飯田全広, 末吉敏則

火の国情報シンポジウム201 A6-1-A6-1 2018年3月
Three dimensional FPGA architecture with fewer TSVs

Motoki Amagasaki, Masato Ikebe, Qian Zhao, Masahiro Iida, Toshinori Sueyoshi

IEICE Transactions on Information and Systems E101D(2) 278-287 2018年2月1日査読有り
Enabling FPGA-as-a-service in the cloud with hCODE platform

Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga, Toshinori Sueyoshi

IEICE Transactions on Information and Systems E101D(2) 335-343 2018年2月1日査読有り

もっとみる

MISC

少構成メモリ論理セルSLM向けテクノロジマッピングアルゴリズムの一検討

木内泉美, 中里優弥, ZHAO Qian, 飯田全広

電子情報通信学会技術研究報告(Web) 121(342(VLD2021 49-75)) 2022年
MECデバイス向けFPGA-IP試作チップの動作検証

久我守弘, 中里優弥, ZHAO Qian, 尼崎太樹, 飯田全広

電子情報通信学会大会講演論文集(CD-ROM) 2022 2022年
少構成メモリ論理セルSLMを用いたFPGA-IP

中里優弥, 古賀大顕, ZHAO Qian, 尼崎太樹, 久我守弘, 飯田全広

電子情報通信学会技術研究報告(Web) 120(337(VLD2020 39-66)) 2021年
AIエッジコンピューティング向けDNNアクセラレータ

中原康宏, 千竈順太郎, 尼崎太樹, QIAN Zhao, 飯田全広

電子情報通信学会技術研究報告 119(287(RECONF2019 36-43)(Web)) 2019年
Face-down積層型3次元FPGAの性能評価 (リコンフィギャラブルシステム) -- (デザインガイア2017 : VLSI設計の新しい大地)

明石啓司郎, 尼崎太樹, 趙謙, 飯田全広, 久我守弘, 末吉敏則

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(279) 31-36 2017年11月6日
隠れマルコフモデルによる時系列データ分類器のアクセラレータ自動生成

藤岡博展, 趙謙, 久我守弘, 尼崎太樹, 飯田全広, 末吉敏則

情報処理学会九州支部火の国シンポジウム2017 A6-3 2017年1月
組込みデバイス向けリアルタイム時系列データ分析器の設計と実装

園田勇介, 趙謙, 久我守弘, 尼崎太樹, 飯田全広, 末吉敏則

情報処理学会九州支部火の国シンポジウム2017 A6-2 2017年1月
Exploring 3D FPGA Architectures to Minimize the Number of Inter-layer Connections (リコンフィギャラブルシステム)

趙謙, 尼崎太樹, 飯田全広, 久我守弘, 末吉敏則

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(428) 41-46 2015年1月29日
レイヤ間接続を削減した 3 次元 FPGA アーキテクチャの検討

趙謙, 尼崎太樹, 飯田全広, 久我守弘, 末吉敏則

情報処理学会研究報告. SLDM, [システムLSI設計技術] 2015(8) 1-6 2015年1月22日
65nmCMOSプロセスを用いた耐故障FPGAの試作と評価 (リコンフィギャラブルシステム)

尼崎太樹, 梶原拓也, 藤澤賢太郎, 趙謙, 飯田全広, 久我守弘, 末吉敏則

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(223) 7-12 2014年9月18日
配線領域を分割した三次元FPGAの一提案

岩井佑介, 趙謙, 尼崎太樹, 飯田全広, 久我守弘, 末吉敏則

研究報告システムLSI設計技術（SLDM） 2013(3) 1-6 2013年1月9日
粒度可変論理セルにおける算術演算向け配線アーキテクチャの一検討

佐藤嘉晃, 趙謙, 尼崎太樹, 飯田全広, 末吉敏則

研究報告システムLSI設計技術（SLDM） 2009(7) 177-182 2009年1月22日
粒度可変論理セルにおける算術演算向け配線アーキテクチャの一検討

佐藤嘉晃, 趙謙, 尼崎太樹, 飯田全広, 末吉敏則

電子情報通信学会技術研究報告. VLD, VLSI設計技術 108(412) 177-182 2009年1月22日

共同研究・競争的資金等の研究課題

大規模チップレットシステム向け再構成可能な3次元スイッチチップの開発

日本学術振興会科学研究費助成事業若手研究若手研究 2020年4月 - 2023年3月

趙謙
再帰再構成型ニューロモルフィックアクセラレータの研究開発

国立研究開発法人新エネルギー・産業技術総合開発機構高効率・高速処理を可能とするAIチップ・次世代コンピューティングの技術開発/【研究開発項目1】革新的AIエッジコンピューティング技術の開発 2018年10月 - 2019年9月

飯田全広

趙謙

基本情報

研究分野

経歴

学歴

論文

MISC

共同研究・競争的資金等の研究課題

メニュー

共著者の一覧