本村真人 (Masato Motomura) - マイポータル

基本情報

所属: 東京工業大学科学技術創成研究院教授 (研究ユニットリーダー)

学位: 博士(工学)

J-GLOBAL ID: 201301050293132338
researchmap会員ID: B000226523

外部リンク: http://kaken.nii.ac.jp/d/r/90574286.ja.html

‘87年京都大学理学部修士、’96年同博士(工学)。’87年よりNECにてリコンフィギュラブルハードウェア、オンチップマルチプロセッサ等の研究開発と事業化に従事。’92年MIT客員研究員。’11年より北海道大学教授。リコンフィギュラブルアーキテクチャ／人工知能向けハードウェアアーキテクチャの研究などに従事。IEICE/IPSJ/IEEEに所属。’92年IEEE JSSC Best Paper Award、’99年IPSJ年間最優秀論文、’11年IEICE業績賞、’18年ISSCC Silkroad Awardを各受賞。

研究キーワード

研究分野

経歴

2016年4月 - 現在

北海道大学, 電子科学研究所付属社会創造数学研究センター, 教授(兼務)
2011年4月 - 現在

北海道大学大学院・情報科学研究科, 教授
1987年4月 - 2011年3月

NEC(日本電気株式会社)/NECエレクトロニクス
1991年8月 - 1992年11月

Massachusetts Institute of Technology,, Laboratory for Computer Science,, Visiting Researcher

学歴

1985年4月 - 1987年3月

京都大学大学院, 理学研究科物理学第一教室
1981年4月 - 1985年3月

京都大学, 理学部

委員歴

2017年4月 - 現在

電子情報通信学会, リコンフィギャラブル研究会委員長
2017年 - 現在

日本工学アカデミー, 次世代コンピューティング技術プロジェクト
2017年 - 現在

Symposium on VLSI Circuits, Executive Committee Member
2016年 - 現在

東京大学, VDEC全国運営協議会委員
2017年12月 - 2019年3月

NEDO, 技術委員
2018年 - 2019年

ISSCC, Digital Architecture and System Subcommittee member
2015年 - 2019年

IEEE, JSSC Associate Editor
2013年4月 - 2018年3月

電子情報通信学会, 集積回路研究会専門委員
2013年4月 - 2017年3月

電子情報通信学会, リコンフィギャラブル研究会副委員長
2016年 - 2017年

ISSCC, Technology Direction Subcommittee member
2016年 - 2017年

Symposium on VLSI Circuits, Symposium Chair
2014年 - 2015年

Symposium on VLSI Circuits, Program Chair
2012年 - 2013年

Symposium on VLSI Circuits, Short Course Chair

受賞

2018年5月

LSIとシステムのワークショップ2018 - ICDポスター賞（学生部門）最優秀賞, ディザ拡散を用いた組み込み向け二値化ニューラルネットワークの高精度化手法の検討, 電子情報通信学会

安藤洸太, 植吉晃大, 大羽由華, 廣瀨一俊, 植松瞭太, 工藤巧, 池辺将之, 浅井哲也, 高前田伸也, 本村真人
2018年5月

Academic Research Award, FPGA実装に向けた大局・局所適応型輝度補正技術によるFull-HD60FPS動作実証, IEEE SSCS Japan Chapter

島田武, Ambalathankandy P, 高前田伸也, 本村真人, 浅井哲也, 池辺将之, 吉田嵩志
2018年3月

SASIMI Young Researcher Award, Exploring CNN accelerator design space on a dynamically reconfigurable hardware platform, IEEE CEDA All Japan Joint Chapter

Uematsu R, Ando K, Ueyoshi K, Hirose K, Ikebe M, Asai T, Takamaeda-Yamazaki S, Motomura M
2018年2月

2018 Silkroad Award, QUEST: A 7.49-TOPS Multi-Purpose Log-Quantized DNN Inference Engine Stacked on 96MB 3D SRAM using Inductive-Coupling Technology in 40nm CMOS,, ISSCC
2017年11月

システム・アーキテクチャ研究会若手奨励賞, 高次数イジングネットワークの時分割処理方式の検討, 情報処理学会

山本佳生, 熊澤輝顕, 池辺将之, 浅井哲也, 本村真人, 高前田伸也
2017年9月

リコンフィギャラブルシステム研究会優秀講演賞, 二値化ニューラルネットワークアクセラレータのアーキテクチャ検討, 電子情報通信学会

安藤洸太, 植吉晃大, 廣瀨一俊, 折茂健太郎, 植松瞭太, 高前田伸也, 池辺将之, 浅井哲也, 本村真人
2017年7月

コンピュータシステム研究会研究会優秀若手講演賞, 対数量子化による深層ニューラルネットワークのメモリ量削減, 電子情報通信学会

廣瀨一俊, 植松瞭太, 安藤洸太, 折茂健太郎, 植吉晃大, 高前田伸也, 池辺将之, 浅井哲也, 本村真人
2017年7月

アーキテクチャ研究会若手奨励賞, 対数量子化による深層ニューラルネットワークのメモリ量削減, 情報処理学会システム

廣瀨一俊, 植松瞭太, 安藤洸太, 折茂健太郎, 植吉晃大, 高前田伸也, 池辺将之, 浅井哲也, 本村真人
2017年3月

NSCP'17 Student Paper Award, 6-DoF camera-position and posture estimation based on local patches of image sequence, The Research Institute of Signal Processing

Tsuji T, Ikebe M, Takamaeda-Yamazaki S, Motomura M, Asai T
2017年3月

2017年電子情報通信学会総合大会学生奨励賞, アンチエイリアシングによるUHDTV向け単一画像超解像のFPGA実装, 電子情報通信学会

草野穂高, 池辺将之, 浅井哲也, 本村真人
2016年9月

優秀講演賞, 深層畳込みニューラルネットワークに向けたデータ流再構成型演算器アレイアーキテクチャ, 電子情報通信学会リコンフィギャラブルシステム研究会

安藤洸太, 折茂健太郎, 植吉晃大, 浅井哲也, 本村真人
2015年11月

STARCフォーラム2015 優秀ポスター賞, アンチエイリアジングを用いた4K/8K対応の低メモリ・高速単一画像超解像, STARC

本村真人草野, 穂高, 池辺将之, 浅井哲也, 本村真人
2015年3月

Best Paper Award, Impact of noise on spike transmission through serially-connected electrical FitzHugh-Nagumo circuits with subthreshold and suprathreshold interconductances, The Research Institute of Signal Processing Japan (Journal of Signal Processing)

Gonzalez-Carabarin Lizeth, 浅井哲也, 本村真人
2014年10月

Best Student Paper Award, Hardware architecture for accelerating key-value retrieval implemented on FPGA, Korea Joint Workshop on Complex Communication Sciences

金多厚, 福田駿エリック, 定久紀基, 浅井哲也, 本村真人
2014年6月

優秀若手講演賞, 二重キャッシングによるMemcached高速化の提案, 電子情報通信学会コンピュータシステム研究会

福田駿エリック, 定久紀基, 井上浩明, 竹中崇, 浅井哲也, 本村真人
2014年5月

ICDポスター賞（学生部門）優秀賞, 統計的解析法に耐性のあるステガノグラフィアルゴリズムとそのFPGA実装, LSIとシステムのワークショップ2014

石村憲意, 小室勝郎, Schmid Alexandre, 浅井哲也, 本村真人
2014年3月

NSCP'14 Student Paper Award, FPGA-based design for motion-vector estimation exploiting high-speed imaging and its application to machine learning, The Research Institute of Signal Processing

森政文, 伊藤健之, 池辺将之, 浅井哲也, 黒田忠広, 本村真人
2013年10月

Best Student Paper Award, Asynchronous digital circuit design using noise-driven stochastic gates, 2013 International Symposium on Nonlinear Theory and its Applications

Gonzalez-Carabarin L, Asai T, Motomura M
2013年5月

ICD優秀ポスター賞, 省メモリ指向一枚超解像アーキテクチャとそのFPGA実装, LSIとシステムのワークショップ2013

大平貴徳, 真田祐樹, 築田聡史, 五十嵐正樹, 池辺将之, 浅井哲也, 本村真人
2013年3月

NSCP'13 Student Paper Award, FPGA implementation of single-image super resolution based on frame-bufferless box filtering, The Research Institute of Signal Processing

Sanada Y, Ohira T, Chikuda S, Igarashi M, Ikebe M, Asai T, Motomura M

もっとみる

論文

A GPU-Based Ising Machine With a Multi-Spin-Flip Capability for Constrained Combinatorial Optimization

Satoru Jimbo, Tatsuhiko Shirai, Nozomu Togawa, Masato Motomura, Kazushi Kawamura

IEEE Access 12 43660-43673 2024年
Toward Improving Ensemble-Based Collaborative Inference at the Edge

Shungo Kumazawa, Jaehoon Yu, Kazushi Kawamura, Thiem Van Chu, Masato Motomura

IEEE Access 12 6926-6940 2024年
Pianissimo: A Sub-mW Class DNN Accelerator With Progressively Adjustable Bit-Precision

Junnosuke Suzuki, Jaehoon Yu, Mari Yasunaga, Ángel López García-Arias, Yasuyuki Okoshi, Shungo Kumazawa, Kota Ando, Kazushi Kawamura, Thiem Van Chu, Masato Motomura

IEEE Access 12 2057-2073 2024年
A Highly Accurate and Parallel Vision MLP FPGA Accelerator based on FP7/8 SIMD Operations

Mari Yasunaga, Junnosuke Suzuki, Masato Watanabe, Kazushi Kawamura, Thiem Van Chu, Jaehoon Yu, Masato Motomura

2023 IEEE 16th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC) 2023年12月18日
A Fully-Parallel Annealing Algorithm with Autonomous Pinning Effect Control for Various Combinatorial Optimization Problems

Daiki OKONOGI, Satoru JIMBO, Kota ANDO, Thiem Van CHU, Jaehoon YU, Masato MOTOMURA, Kazushi KAWAMURA

IEICE Transactions on Information and Systems E106.D(12) 1969-1978 2023年12月1日
Pianissimo: A Sub-mW Class DNN Accelerator with Progressive Bit-by-Bit Datapath Architecture for Adaptive Inference at Edge

Junnosuke Suzuki, Jaehoon Yu, Mari Yasunaga, Ángel López García-Arias, Yasuyuki Okoshi, Shungo Kumazawa, Kota Ando, Kazushi Kawamura, Thiem Van Chu, Masato Motomura

2023 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits) 2023年6月11日
Decision Forest Training Accelerator Based on Binary Feature Decomposition

Thiem Van Chu, Yu Mizutani, Yuta Nagahara, Shungo Kumazawa, Kazushi Kawamura, Jaehoon Yu, Masato Motomura

2023 IEEE 31st Annual International Symposium on Field-Programmable Custom Computing Machines (FCCM) 2023年5月
Flexibly Controllable Dynamic Cooling Methods for Solid-State Annealing Processors to Improve Combinatorial Optimization Performance

Genta Inoue, Daiki Okonogi, Thiem Van Chu, Jaehoon Yu, Masato Motomura, Kazushi Kawamura

2023 IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS) 2023年4月19日
Amorphica: 4-Replica 512 Fully Connected Spin 336MHz Metamorphic Annealer with Programmable Optimization Strategy and Compressed-Spin-Transfer Multi-Chip Extension

Kazushi Kawamura, Jaehoon Yu, Daiki Okonogi, Satoru Jimbo, Genta Inoue, Akira Hyodo, Ángel López García-Anas, Kota Ando, Bruno Hideki Fukushima-Kimura, Ryota Yasudo …

2023 IEEE International Solid- State Circuits Conference (ISSCC) 2023年2月19日
Multicoated and Folded Graph Neural Networks with Strong Lottery Tickets.

Jiale Yan, Hiroaki Ito, Ángel López García-Arias, Yasuyuki Okoshi, Hikari Otsuka, Kazushi Kawamura, Thiem Van Chu, Masato Motomura

CoRR abs/2312.03236 2023年
A Hybrid Integer Encoding Method for Obtaining High-Quality Solutions of Quadratic Knapsack Problems on Solid-State Annealers

Satoru JIMBO, Daiki OKONOGI, Kota ANDO, Thiem Van CHU, Jaehoon YU, Masato MOTOMURA, Kazushi KAWAMURA

IEICE Transactions on Information and Systems E105.D(12) 2019-2031 2022年12月1日
APC-SCA: A Fully-Parallel Annealing Algorithm with Autonomous Pinning Effect Control

Daiki Okonogi, Satoru Jimbo, Kota Ando, Thiem Van Chu, Jaehoon Yu, Masato Motomura, Kazushi Kawamura

2022 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW) 2022年5月
Hiddenite: 4K-PE Hidden Network Inference 4D-Tensor Engine Exploiting On-Chip Model Construction Achieving 34.8-to-16.0TOPS/W for CIFAR-100 and ImageNet

Kazutoshi Hirose, Jaehoon Yu, Kota Ando, Yasuyuki Okoshi, Angel Lopez Garcia-Arias, Junnosuke Suzuki, Thiem Van Chu, Kazushi Kawamura, Masato Motomura

2022 IEEE International Solid- State Circuits Conference (ISSCC) 2022年2月20日
Multicoated Supermasks Enhance Hidden Networks.

Yasuyuki Okoshi, Ángel López García-Arias, Kazutoshi Hirose, Kota Ando, Kazushi Kawamura, Thiem Van Chu, Masato Motomura, Jaehoon Yu

ICML 17045-17055 2022年
Edge Inference Engine for Deep & Random Sparse Neural Networks with 4-bit Cartesian-Product MAC Array and Pipelined Activation Aligner

Kota Ando, Jaehoon Yu, Kazutoshi Hirose, Hiroki Nakahara, Kazushi Kawamura, Thiem Van Chu, Masato Motomura

2021 IEEE Hot Chips 33 Symposium (HCS) 2021年8月22日
A 96-MB 3D-Stacked SRAM Using Inductive Coupling With 0.4-V Transmitter, Termination Scheme and 12:1 SerDes in 40-nm CMOS

Kota Shiba, Tatsuo Omori, Kodai Ueyoshi, Shinya Takamaeda-Yamazaki, Masato Motomura, Mototsugu Hamada, Tadahiro Kuroda

IEEE Transactions on Circuits and Systems I: Regular Papers 68(2) 692-703 2021年2月
ProgressiveNN: Achieving Computational Scalability with Dynamic Bit-Precision Adjustment by MSB-first Accumulative Computation

Junnosuke Suzuki, Tomohiro Kaneko, Kota Ando, Kazutoshi Hirose, Kazushi Kawamura, Thiem Van Chu, Masato Motomura, Jaehoon Yu

International Journal of Networking and Computing 11(2) 338-353 2021年
ProgressiveNN: Achieving Computational Scalability without Network Alteration by MSB-first Accumulative Computation

Junnosuke Suzuki, Kota Ando, Kazutoshi Hirose, Kazushi Kawamura, Thiem Van Chu, Masato Motomura, Jaehoon Yu

2020 Eighth International Symposium on Computing and Networking (CANDAR) 2020年11月
An Adaptive Global and Local Tone Mapping Algorithm Implemented on FPGA.

Prasoon Ambalathankandy, Masayuki Ikebe, Takayuki Yoshida, Takeshi Shimada, Shinya Takamaeda, Masato Motomura, Tetsuya Asai

IEEE Transactions on Circuits and Systems for Video Technology 30(9) 3015-3028 2020年
STATICA: A 512-Spin 0.25M-Weight Annealing Processor With an All-Spin-Updates-at-Once Architecture for Combinatorial Optimization With Complete Spin-Spin Interactions

Kasho Yamamoto, Kazushi Kawamura, Kota Ando, Normann Mertig, Takashi Takemoto, Masanao Yamaoka, Hiroshi Teramoto, Akira Sakai, Shinya Takamaeda-Yamazaki, Masato Motomura

IEEE Journal of Solid-State Circuits 56(1) 1-1 2020年

もっとみる

MISC

Dither NN:画像処理から着想を得た組込み向け量子化ニューラルネットワークの精度向上手法

安藤洸太, 植吉晃大, 大羽由華, 廣瀬一俊, 工藤巧, 池辺将之, 浅井哲也, 高前田伸也, 本村真人

電子情報通信学会技術研究報告 119(18(RECONF2019 1-19)(Web)) 2019年
ZDDを用いた三角形分割パターンの列挙とその応用に向けて

熊澤輝顕, 鈴木浩史, 石畠正和, 浅井哲也, 池辺将之, 本村真人, 高前田伸也

人工知能学会人工知能基本問題研究会資料 106th 10‐14 2018年3月7日
前庭動眼反射を考慮した初期聴覚モデルの考察と回路評価

池上高広, 池辺将之, 高前田伸也, 本村真人, 浅井哲也

電子情報通信学会技術研究報告 118(173(ICD2018 14-38)) 2018年
対数量子化を用いた可変長ビットシリアル型DNNアクセラレータの面積最適化手法

工藤巧, 植吉晃大, 安藤洸太, 植松瞭太, 廣瀬一俊, 池辺将之, 浅井哲也, 本村真人, 高前田伸也

電子情報通信学会技術研究報告 118(63(RECONF2018 1-18)(Web)) 2018年
二値化ニューラルネットワークに基づいたハードウェア指向高精度モデルの検討

大羽由華, 安藤洸太, 廣瀬一俊, 植吉晃大, 植松瞭太, 工藤巧, 黒川圭一, 池辺将之, 浅井哲也, 本村真人 …

電子情報通信学会技術研究報告 118(63(RECONF2018 1-18)(Web)) 2018年
量子化誤差を考慮したニューラルネットワークの学習手法 (特集「人と接する人工知能技術」および一般)

廣瀬一俊, 安藤洸太, 植吉晃大, 池辺将之, 浅井哲也, 本村真人, 高前田伸也

人工知能基本問題研究会 104 1-4 2017年8月8日
貫通電流の時間変動を抑制したTDC + Single-Slope ADCの回路構成 (シリコン材料・デバイス)

横山紗由里, 池辺将之, 羅晳珍, 高前田伸也, 本村真人, 浅井哲也

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(166) 27-30 2017年7月31日
依頼講演 BRein Memory : バイナリ・インメモリ再構成型深層ニューラルネットワークアクセラレータ (集積回路)

安藤洸太, 植吉晃大, 折茂健太郎, 米川晴義, 佐藤真平, 中原啓貴, 池辺将之, 浅井哲也, 高前田伸也, 黒田忠広 …

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(167) 101-106 2017年7月31日
高次数イジングネットワークの時分割処理方式の検討 (コンピュータシステム)

山本佳生, 熊澤輝顕, 池辺将之, 浅井哲也, 本村真人, 高前田伸也

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(153) 83-88 2017年7月26日
依頼講演 BRein Memory : バイナリ・インメモリ再構成型深層ニューラルネットワークアクセラレータ (情報センシング)

安藤洸太, 植吉晃大, 折茂健太郎, 米川晴義, 佐藤真平, 中原啓貴, 池辺将之, 浅井哲也, 高前田伸也, 黒田忠広 …

映像情報メディア学会技術報告 = ITE technical report 41(25) 101-106 2017年7月
貫通電流の時間変動を抑制したTDC+Single-Slope ADCの回路構成 (情報センシング)

横山紗由里, 池辺将之, 羅晳珍, 高前田伸也, 本村真人, 浅井哲也

映像情報メディア学会技術報告 = ITE technical report 41(25) 27-30 2017年7月
時分割多重機構を用いた高密度FPGAイジングマシン (ディペンダブルコンピューティング)

山本佳生, 高前田伸也, 池辺将之, 浅井哲也, 本村真人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(45) 21-26 2017年5月22日
疎行列演算による3値化ディープニューラルネットワークの高速化 (リコンフィギャラブルシステム)

米川晴義, 佐藤真平, 中原啓貴, 本村真人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(46) 7-11 2017年5月22日
二値化ニューラルネットワークアクセラレータのアーキテクチャ検討 (リコンフィギャラブルシステム)

安藤洸太, 植吉晃大, 廣瀬一俊, 折茂健太郎, 植松瞭太, 高前田伸也, 池辺将之, 浅井哲也, 本村真人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(46) 13-16 2017年5月22日
FPGAを用いたCNNの最適ハードウェア構成とその二値化検討 (リコンフィギャラブルシステム)

植吉晃大, 安藤洸太, 折茂健太郎, 高前田伸也, 池辺将之, 本村真人, 浅井哲也

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(46) 31-36 2017年5月22日
対数量子化による深層ニューラルネットワークのメモリ量削減 (コンピュータシステム)

廣瀬一俊, 植松瞭太, 安藤洸太, 折茂健太郎, 植吉晃大, 高前田伸也, 池辺将之, 浅井哲也, 本村真人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(44) 39-44 2017年5月22日
動的再構成ハードウェアアーキテクチャを活かしたCNNの実装と評価 (リコンフィギャラブルシステム)

植松瞭太, 廣瀬一俊, 安藤洸太, 折茂健太郎, 植吉晃大, 高前田伸也, 池辺将之, 浅井哲也, 本村真人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(46) 1-6 2017年5月22日
時分割多重機構を用いた高密度FPGAイジングマシン (コンピュータシステム)

山本佳生, 高前田伸也, 池辺将之, 浅井哲也, 本村真人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(44) 21-26 2017年5月22日
メモリアクセスパターンを考慮した遅延評価によるZDD構築の高速化

熊澤輝顕, 高前田伸也, 池辺将之, 浅井哲也, 本村真人

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 30 71-74 2017年5月11日
畳込みニューラルネットワークのニューロン刈りによるメモリ量削減とFPGA実現について (リコンフィギャラブルシステム)

藤井智也, 佐藤真平, 中原啓貴, 本村真人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(417) 55-60 2017年1月23日

もっとみる

書籍等出版物

FPGAの原理と構成

本村真人 (担当:共著, 範囲:新しいデバイス，アーキテクチャ)

オーム社 2016年4月25日 (ISBN: 9784274218644)
Embedded Systems Design with FPGAs

Inoue H, Takenaka T, Motomura M, Athanas P, Pnevmatikatos D, Sklavos N (担当:分担執筆, 範囲:Hardware design for C-based complex event processing)

Springer Verlag 2012年12月5日 (ISBN: 9781461413622)

講演・口頭発表等

206

Hardware-Oriented Approaches for Accelerating “AI” Workloads

本村真人

2018 Symposium on VLSI Circuits, Short Course 2018年6月18日招待有り
前庭動眼反射を考慮した初期聴覚モデル有毛細胞への雑音印加による音圧評価

池上高広, 池辺将之, 高前田伸也, 本村真人, 浅井哲也

2018年電子情報通信学会 NOLTAソサイエティ大会 2018年6月9日
敵対的生成ネットワークのハードウェア指向アルゴリズムとそのアーキテクチャの検討

金子竜也, 折茂健太郎, 池辺将之, 高前田伸也, 本村真人, 浅井哲也

2018年電子情報通信学会 NOLTAソサイエティ大会 2018年6月9日
対数量子化を用いた可変長ビットシリアル型DNNアクセラレータの面積最適化手法

工藤巧, 植吉晃大, 安藤洸太, 植松瞭太, 廣? 一俊, 大羽由華, 池辺将之, 浅井哲也, 本村真人, 高前田伸也

電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF) 2018年5月24日
二値化ニューラルネットワークに基づいたハードウェア指向高精度モデルの検討

大羽由華, 安藤洸太, 廣? 一俊, 植吉晃大, 植松瞭太, 工藤巧, 黒川圭一, 池辺将之, 浅井哲也, 本村真人, 高前田伸也

電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF) 2018年5月24日
人工知能アクセラレータの技術動向

本村真人

第31回回路とシステムのワークショップ 2018年5月18日招待有り
FPGA実装に向けた大局・局所適応型輝度補正技術によるFull-HD60FPS動作実証

島田武, Ambalathankandy Prasoon, 高前田伸也, 本村真人, 浅井哲也, 池辺将之, 吉田嵩志

LSIとシステムのワークショップ 2018年5月14日
ディザ拡散を用いた組み込み向け二値化ニューラルネットワークの高精度化手法の検討

安藤洸太, 植吉晃大, 大羽由華, 廣? 一俊, 植松瞭太, 工藤巧, 池辺将之, 浅井哲也, 高前田伸也, 本村真人

LSIとシステムのワークショップ 2018年5月14日
Sparse disparity estimation using global phase only correlation for stereo matching acceleration

島田武, 池辺将之, Ambalathankandy Prasoon, 高前田伸也, 本村真人, 浅井哲也

2018 IEEE International Conference on Acoustics, Speech and Signal Processing 2018年4月15日
Exploring CNN accelerator design space on a dynamically reconfigurable hardware platform

植松瞭太, 安藤洸太, 植吉晃大, 廣? 一俊, 池辺将之, 浅井哲也, 高前田伸也, 本村真人

The 21st Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2018) 2018年3月26日
ZDDを用いた三角形分割パターンの列挙とその応用に向けて

熊澤輝顕, 鈴木浩史, 石畠正和, 浅井哲也, 池辺将之, 本村真人, 高前田伸也

人工知能学会第106回人工知能基本問題研究会 2018年3月16日
A novel iris-center detection algorithm towards gaze estimation targeting molecular cellular automata

岩丸直登, 高前田伸也, 池辺将之, 本村真人, 浅井哲也

International Workshop on Molecular Architectonics 2018 2018年3月2日
QUEST: A 7.49TOPS Multi-Purpose Log- Quantized DNN Inference Engine Stacked on 96MB 3D SRAM Using Inductive-Coupling Technology in 40nm CMOS

植吉晃大, 安藤洸太, 廣? 一俊, 高前田伸也, 門本淳一郎, 宮田知輝, 濱田基嗣, 黒田忠広, 本村真人

ISSCC2018報告会 2018年2月27日
QUEST: A 7.49-TOPS Multi-Purpose Log-Quantized DNN Inference Engine Stacked on 96MB 3D SRAM using Inductive-Coupling Technology in 40nm CMOS

植吉晃大, 安藤洸太, 廣? 一俊, 高前田伸也, 門本淳一郎, 宮田知輝, 濱田基嗣, 黒田忠広, 本村真人

2018 International Solid-State Circuits Conference (ISSCC 2018) 2018年2月11日
ハードウェア-アルゴリズム協調開発による DNNアクセラレータ技術の研究

本村真人

NEC基幹技術フォーラム 2018年2月6日招待有り
AIハードウェアの動向とニューロモルフィックHW分野の一考察

本村真人

NEDO第3回ニューロモルフィックコンピューティング勉強会 2018年1月17日招待有り
Trends toward Reconfigurable and in-Memory Processing Architectures for Deep Neural Networks

本村真人

Future Chips 2017 2017年12月20日招待有り
Quantization Error-based Regularization in Neural Networks

廣? 一俊, 安藤洸太, 植吉晃大, 池辺将之, 浅井哲也, 本村真人, 高前田伸也

Thirty-seventh SGAI International Conference on Artificial Intelligence (SGAI 2017) 2017年12月12日
Accelerating Deep Learning by Binarized Hardware

高前田伸也, 植吉晃大, 安藤洸太, 植松瞭太, 廣? 一俊, 池辺将之, 浅井哲也, 本村真人

Asia-Pacific Signal and Information Processing Association Annual Summit and Conference 2017 (APSIPA ASC 2017) 2017年12月12日
Sign-invariant unsupervised learning facilitates weighted-sum computation in analog neural-network devices

肥田格, 植吉晃大, 高前田伸也, 池辺将之, 本村真人, 浅井哲也

2017 International Symposium on Nonlinear Theory and Its Applications 2017年12月4日

もっとみる

担当経験のある科目(授業)

所属学協会

共同研究・競争的資金等の研究課題

超高次元分散ベクトル表現を基軸とする融合型AIコンピューティング基盤の開拓

日本学術振興会科学研究費助成事業基盤研究(S) 基盤研究(S) 2023年4月 - 2028年3月

本村真人
非積和型演算に基づく超高エネルギー効率 DNN アクセラレータ

日本学術振興会科学研究費助成事業基盤研究(B) 2022年4月 - 2025年3月

劉載勲, 本村真人
知能コンピューティングを加速する自己学習型・革新的アーキテクチャ基盤技術の創出

日本学術振興会科学研究費助成事業基盤研究(S) 2018年6月 - 2023年3月

本村真人, 浅井哲也, 池辺将之, 高前田伸也
データマイニングを加速する次世代リコンフィギュラブルアーキテクチャの創出

日本学術振興会基盤研究(B) 2015年4月 - 2019年3月

本村真人
大規模分散処理環境を革新する「フロントエンドコンピューティング」パラダイムの創出

日本学術振興会挑戦的萌芽研究 2014年4月 - 2016年3月

本村真人
低消費エネルギー化プロセッサアーキテクチャの創出

日本学術振興会科学研究費補助金基盤研究(B) 2012年4月 - 2015年3月

本村真人
サイバーフィジカルな世界に向けた「反射型情報処理アーキテクチャ」の創出

日本学術振興会科学研究費補助金挑戦的萌芽研究 2012年4月 - 2014年3月

本村真人

産業財産権

特願2018-19252 ニューラル電子回路

高前田伸也, 植吉晃大, 本村真人
特願2018-19251 ニューラル電子回路

本村真人高前田伸也, 植吉晃大, 本村真人
特願PCT/JP2017/018836 ニューラルネットワーク回路及びニューラルネットワーク集積回路

本村真人
特願2016-223504 ニューラルネットワーク回路及びニューラルネットワーク集積回路

本村真人
特願2016-222275 ニューラルネットワーク回路及びニューラルネットワーク集積回路

本村真人

本村真人

基本情報

研究キーワード

研究分野

経歴

学歴

委員歴

受賞

論文

MISC

書籍等出版物

講演・口頭発表等

担当経験のある科目(授業)

所属学協会

共同研究・競争的資金等の研究課題

産業財産権

メニュー

共著者の一覧