佐藤幸紀 (Yukinori Sato) - マイポータル

基本情報

所属: 豊橋技術科学大学大学院工学研究科情報・知能工学系准教授

研究者番号: 30452113
ORCID ID: https://orcid.org/0000-0002-3491-1692
J-GLOBAL ID: 200901087974214977
researchmap会員ID: 5000066403

外部リンク: https://perf.cs.tut.ac.jp/~yukinori/index-j.html

研究キーワード

研究分野

情報通信 / 計算機システム / ハードウェア・ソフトウェア協調設計

経歴

2022年8月 - 現在

特定国立研究開発法人理化学研究所, 計算科学研究センター, 客員研究員
2018年 - 現在

豊橋技術科学大学, 大学院工学研究科情報・知能工学系, 准教授
2021年11月 - 2022年3月

特定国立研究開発法人理化学研究所, 計算科学研究センター(R-CCS)プロセッサ研究チーム, 客員研究員
2018年10月 - 2022年3月

科学技術振興機構, さきがけ研究員
2015年 - 2018年

東京工業大学学術国際情報センター, 特任講師
2007年 - 2015年

北陸先端科学技術大学院大学, 情報社会基盤研究センター, 助教

学歴

主要な委員歴

2016年5月 - 2022年5月

IEEE Symposium on Low-Power and High-Speed Chips and Sysems (COOL Chips), Registration Co-Chair
2016年6月 - 2020年6月

IEICE Transactions on Information and Systems, Associate Editor
2019年3月 - 2019年11月

ACM SINGPLAN International Workshop on AI-Inspired and Empirical Methods for Software Engineering on Parallel Computing Systems, Steering committee member
2018年6月 - 2019年5月

IEICE Transactions on Information and Systems., Guest Editor. Special Section on Reconfigurable Systems. (May 2019 Issue)

もっとみる

受賞

2021年11月

Best Paper Award, "Thread-Aware Cache Simulator for HPC Application Tuning", 12th International Workshop on Advances in Networking and Computing (WANC2021)

Kazuki Chugo, Yukinori Sato
2021年11月

Best Paper Award, "A simulation of a memory subsystem using a highly energy-efficient but erroneous MRAM", 9th International Workshop on Computer Systems and Architectures (CSA2021)

Daiki Saito, Takahiro Hirofuchi, Hiroko Arai, Yukinori Sato
2021年4月

Featured Poster Award, "An Online Trace-Driven Cache Simulator for ARM-Based Supercomputers", IEEE Symposium on Low-Power and High-Speed Chips and Systems (COOL Chips 24), 2021

Kazuki Chugo, Yukinori Sato
2020年6月

情報・システムソサイエティ論文編集活動感謝状, 電子情報通信学会

主要な論文

Thread-Aware Cache Simulator for HPC Application Tuning

Kazuki Chugo, Yukinori Sato

2021 Ninth International Symposium on Computing and Networking Workshops (CANDARW) 424-428 2021年11月査読有り最終著者
A simulation of a memory subsystem using a highly energy-efficient but erroneous MRAM

Daiki Saito, Takahiro Hirofuchi, Hiroko Arai, Yukinori Sato

2021 Ninth International Symposium on Computing and Networking Workshops (CANDARW) 120-126 2021年11月査読有り最終著者
Hodgkin-Huxley-Based Efficient Neural Simulation with Networks Connecting to Near-Neighbor Neurons

Masashi Ogaki, Yukinori Sato

Proceesings of the 32nd IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP 2021). 109-116 2021年7月査読有り最終著者責任著者
An autotuning framework for scalable execution of tiled code via iterative polyhedral compilation

Yukinori Sato, Tomoya Yuki, Toshio Endo

ACM Transactions on Architecture and Code Optimization 15(4) 67:01:00-67:23:00 2019年査読有り
An accurate simulator of cache-line conflicts to exploit the underlying cache performance

Yukinori Sato, Tomoya Yuki, Toshio Endo

Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics) 10417 LNCS 119-133 2017年8月査読有り筆頭著者
ExanaDBT: A dynamic compilation system for transparent polyhedral optimizations at runtime

Yukinori Sato, Tomoya Yuki, Toshio Endo

ACM International Conference on Computing Frontiers 2017, CF 2017 191-200 2017年5月15日査読有り
Identifying program loop nesting structures during execution of machine code

Sato, Y, Inoguchi, Y, Nakamura, T

IEICE Transactions on Information and Systems E97-D(9) 2371-2385 2014年査読有り
Whole program data dependence profiling to unveil parallel regions in the dynamic execution

Yukinori Sato, Yasushi Inoguchi, Tadao Nakamura

Proceedings - 2012 IEEE International Symposium on Workload Characterization, IISWC 2012 69-80 2012年査読有り
Evaluating Reconfigurable Dataflow Computing Using the Himeno Benchmark

Yukinori Sato, Yasushi Inoguchi, Wayne Luk, Tadao Nakamura

2012 INTERNATIONAL CONFERENCE ON RECONFIGURABLE COMPUTING AND FPGAS (RECONFIG) 1-7 2012年査読有り
On-the-fly Detection of Precise Loop Nests across Procedures on a Dynamic Binary Translation System

Yukinori Sato, Yasushi Inoguchi, Tadao Nakamura

PROCEEDINGS OF THE 2011 8TH ACM INTERNATIONAL CONFERENCE ON COMPUTING FRONTIERS (CF 2011) 25 2011年5月査読有り

もっとみる

MISC

技術展示 CPU性能チューニングを支援するアプリケーション解析ツールExanaのデモ

佐藤幸紀, 佐藤真平, 遠藤敏夫

電子情報通信学会技術研究報告コンピュータシステム 11-13 2015年10月
A Scalable Processor for Real-time Sound Rendering.

Tan Yiyu, Yasushi Inoguchi, Yukinori Sato, Yukio Iwaya, Makoto Otani, TakaoTsuchiya

Proceedings of IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVIII). April, 2015. 1-2 2015年査読有り
メモリ階層性能シミュレータを用いたCPU 単体性能チューニング

佐藤幸紀, 佐藤真平

ハイパフォーマンスコンピューティングと計算科学シンポジウム2015(HPCS 2015) 論文集 (2015) 100-100 2015年査読有り
メモリ階層の深化に対応するメモリアクセス解析ツール

松原裕貴, 佐藤幸紀

ハイパフォーマンスコンピューティングと計算科学シンポジウム論文集 2014(2014) 45-45 2013年12月31日
2P2-14 FDTDアルゴリズムに基づく実時間音響レンダリングシステム(ポスターセッション)

Yiyu Tan, Inoguchi Yasushi, Sato Yukinori, Otani Makoto, Iwaya Yukio, Matsuoka Hiroshi, Tsuchiya Takao

超音波エレクトロニクスの基礎と応用に関するシンポジウム講演論文集 34 235-236 2013年11月20日
組込みシステムにおける再構成時間を考慮した低消費電力指向の設計フレームワークの提案 (リコンフィギャラブルシステム)

荒木光一, 佐藤幸紀, 井口寧

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113(221) 67-72 2013年9月18日
JAISTにおける共有計算サーバ環境 (北陸先端科学技術大学院大学共有計算サーバ使用成果報告2012)

佐藤幸紀

Technical memorandum 2013(1) 4-7 2013年7月25日
北陸先端科学技術大学院大学共有計算サーバ使用成果報告2012

佐藤幸紀, 尾崎泰助

Technical memorandum 2013(1) 1-58 2013年7月25日
バイナリ変換による透過的なループ構造解析とコード実行時の区間実行時間の計測

佐藤幸紀

情報処理学会研究報告. [ハイパフォーマンスコンピューティング] 2013(3) 1-8 2013年7月24日
メモリトレース解析によるアクセスパターンのモデル化

松原裕貴, 佐藤幸紀

情報処理学会研究報告. [ハイパフォーマンスコンピューティング] 2013(45) 1-6 2013年7月24日
JAISTにおける共有計算サーバ環境 (北陸先端科学技術大学院大学共有計算サーバ使用成果報告2011)

佐藤幸紀, 尾崎泰助 [編]

Technical memorandum 2012(1) 4-7 2012年7月3日
バイナリトランスレーションによるループ反復間のデータ依存解析

佐藤幸紀, 井口寧, 中村維男

研究報告ハイパフォーマンスコンピューティング（HPC） 2012(11) 1-8 2012年3月19日
高速データバスに接続されたFPGAにおけるHWボトルネックを解消するための設計フレームワーク

荒木光一, 佐藤幸紀, 井口寧

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 111(218) 63-68 2011年9月19日
北陸先端科学技術大学院大学共有計算サーバ使用成果報告2010

尾崎泰助, 佐藤幸紀

Technical memorandum 2011(1) 1-61,巻頭1p 2011年8月2日
Loop-Call Context Treeを用いたランタイムデータフロー解析

佐藤幸紀, 井口寧, 中村維男

研究報告計算機アーキテクチャ（ARC） 2011(13) 1-6 2011年7月20日
動的バイナリトランスレーションによるループネスト検出とプログラムチューニング支援への応用

佐藤幸紀, 井口寧, 中村維男

研究報告計算機アーキテクチャ（ARC） 2010(10) 1-7 2010年12月9日
PCI-Express に接続されたFPGAによる並列ループの効果的処理手法

荒木光一, 佐藤幸紀, 井口寧

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 110(319) 49-54 2010年11月23日
省電力ネットワークを実現するためのL2スイッチ電力消費特性

西澤良太, 佐藤幸紀, 井口寧

E-48 2010年9月11日
JAISTにおける共有計算サーバ環境 (北陸先端科学技術大学院大学共有計算サーバ使用成果報告2009)

佐藤幸紀, 太田理

Technical memorandum 2010(1) 4-7 2010年7月27日
北陸先端科学技術大学院大学共有計算サーバ使用成果報告2009

太田理, 尾崎泰助, 佐藤幸紀

Technical memorandum 2010(1) 1-43,巻頭1p 2010年7月27日

もっとみる

書籍等出版物

次世代先端的計算基盤に関する白書

近藤正章, 三輪忍, 佐野健太郎, 谷本輝夫, 佐藤賢斗, 佐藤幸紀, 深沢圭一郎, 今村俊幸, 中島研吾, 塙敏博, 野村哲弘, 他 (担当:分担執筆, 範囲:システムソフトウェアWGリーダー)

https://sites.google.com/view/ngaci/home 2020年11月
Software Technology That Deals with Deeper Memory Hierarchy in Post-petascale Era

Toshio Endo, HIroko Midorikawa, Yukinori Sato (担当:共著, 範囲:Chapter 12, Advanced Software Technologies for Post-Peta Scale Computing.)

Springer 2019年1月1日
AI-SEPS 2018: Proceedings of the 5th ACM SIGPLAN International Workshop on Artificial Intelligence and Empirical Methods for Software Engineering and Parallel Computing Systems

Pablo de Oliveira Castro, Ali Jannesari, Yukinori Sato, Michael Ringenburg (担当:共編者(共編著者))

ACM 2018年11月1日
SEPS 2017: Proceedings of the 4th ACM SIGPLAN International Workshop on Software Engineering for Parallel Systems,

Ali Jannesari, Pablo de Oliveira Castro, Yukinori Sato, Tim Mattson (担当:共編者(共編著者))

ACM 2017年11月1日
SEPS 2016: Proceedings of the 3rd International Workshop on Software Engineering for Parallel Systems

Ali Jannesari, Yukinori Sato, Stefan Winter (担当:共編者(共編著者))

ACM 2016年11月1日
Workshop Preview of the 2nd International Workshop on Software for Parallel Systems (SEPS 2015)

Ali Jannesari, Siegfried Benkner, Xinghui Zhao, Ehsan Atoofian, Yukinori Sato (担当:共著)

ACM 2015年11月1日
HPC Systems at JAIST and Development of Dynamic Loop Monitoring Tools Toward Runtime Parallelization

Yukinori Sato

Springer 2011年10月1日

主要な講演・口頭発表等

Hodgkin-Huxley-Based Efficient Neural Simulation with Networks Connecting to Near-Neighbor Neurons

Masashi Ogaki, Yukinori Sato

In the 32nd IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP 2021). 2021年7月8日

もっとみる

所属学協会

Works(作品等)

PATT: Polyhedral compilation-based AuTo Tile size optimizer

佐藤幸紀

2018年11月 - 現在コンピュータソフト
Exana/ExanaDBT/Exana-C2Sim

佐藤幸紀

2016年12月5日 - 2020年4月13日コンピュータソフト

共同研究・競争的資金等の研究課題

深層学習と経験的手法の協調によるメモリアクセス最適化プログラムの自動合成

日本学術振興会科学研究費助成事業基盤研究(C) 基盤研究(C) 2019年4月 - 2023年3月

佐藤幸紀
生産的かつ高効率なFPGAアクセラレータ開発のためのメモリ参照局所性の高位最適化

日本学術振興会科学研究費助成事業若手研究(B) 若手研究(B) 2017年4月 - 2020年3月

佐藤幸紀
ビッグデータ処理を加速するデータ駆動型カスタムパイプライン処理方式の研究開発

日本学術振興会科学研究費助成事業挑戦的萌芽研究挑戦的萌芽研究 2014年4月 - 2018年3月

佐藤幸紀
ストレージ階層化時代のチェックポイント・リスタート技術の新展開

日本学術振興会科学研究費助成事業挑戦的萌芽研究挑戦的萌芽研究 2014年4月 - 2016年3月

滝沢寛之, 宇野篤也, 小林広明, 江川隆輔, 佐藤幸紀
ギガ帯域インターネットにおける電子指紋の超高速・高精度検出と超高速検索

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2012年4月 - 2015年3月

井口寧, 福士将, 金子峰雄, 佐藤幸紀
リアルタイム依存解析による実用的な並列命令処理方式の構築

日本学術振興会科学研究費助成事業若手研究(B) 若手研究(B) 2009年 - 2011年

佐藤幸紀
デジタル著作物の適正流通を支援する電子指紋の超高速検出と実時間検索

日本学術振興会科学研究費助成事業基盤研究(C) 基盤研究(C) 2008年 - 2010年

井口寧, 佐藤幸紀, 福士将
ハードウェア・ソフトウェア協調型高効率マルチスレッドスケジューリングに関する研究

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2006年 - 2009年

小林広明, 中村維男, 鈴木健一, 滝沢寛之, 江川隆輔, 佐藤幸紀, 小寺功, 船矢祐介, 佐藤雅之, 中村維男, 鈴木健一, 滝沢寛之, 江川隆輔, 佐藤幸紀
Effective execution of instruction sequences
命令列の効率的実行に関する研究

産業財産権

特願特願2022-037139 演算処理装置および演算処理方法

佐藤幸紀

メディア報道

最新脳科学と応用(2) ～脳の情報処理アーキテクチャ～

Yano E plus 2023年1月号 4-4．国立大学法人豊橋技術科学大学（60～64ページ） 2023年1月

佐藤幸紀

基本情報

研究キーワード

研究分野

経歴

学歴

主要な委員歴

受賞

主要な論文

MISC

書籍等出版物

主要な講演・口頭発表等

所属学協会

Works(作品等)

共同研究・競争的資金等の研究課題

産業財産権

メディア報道

メニュー

共著者の一覧